【正文】 它是由溫度傳感器和顯示、記錄儀表構(gòu)成。再經(jīng)數(shù)字電路或微處理器及外圍電路處理后輸出驅(qū)動(dòng)顯示和記錄機(jī)構(gòu)，周期性地采集被測(cè)信號(hào)。EDA技術(shù)就是以計(jì)算機(jī)為工具，在EDA軟件平臺(tái)上，根據(jù)硬件描述語(yǔ)言HDL完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合及優(yōu)化、布局線、仿真，直至對(duì)于特定目測(cè)網(wǎng)絡(luò)是否暢通；第三階段，建立用戶和安裝常用的故障報(bào)警裝置。根據(jù)電子設(shè)計(jì)的發(fā)展特征，EDA技術(shù)的發(fā)展過(guò)程可劃分為四個(gè)階段：第一階段起始于60年代中期，人們開始用計(jì)算機(jī)設(shè)計(jì)印刷電路板PCB(Printed CircuitBoard)設(shè)計(jì)，產(chǎn)生了電子CAD概念，標(biāo)志著電子CAD技術(shù)的誕生。這就是CAE(Computer AidedEngineering)的概念，主要用于電氣原理圖的輸入、邏輯仿真、電路分析、布局布線和PCB設(shè)計(jì)。第三階段從80年代初至九十年代初，EDA技術(shù)延伸到半導(dǎo)體芯片的設(shè)計(jì)。同時(shí)出現(xiàn)了一批適用于微機(jī)的電路仿真和設(shè)計(jì)的軟件，如PSPICE、EWB( Electrinic Workbench)等。這個(gè)時(shí)期微電子技術(shù)以驚人的速度發(fā)展，其工藝已達(dá)到深亞微米級(jí)，在一個(gè)芯片上可集成幾百萬(wàn)只仍至上千萬(wàn)只晶體管?？梢哉f(shuō)這個(gè)階段才真正稱得上是EDA時(shí)期。如上所述，EDA就是利用計(jì)算機(jī)，通過(guò)軟件方式的設(shè)計(jì)和測(cè)試，達(dá)到對(duì)既定功能的硬件系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)。EDA仿真測(cè)試技術(shù)只需通過(guò)計(jì)算機(jī)就能對(duì)所設(shè)計(jì)的電子系統(tǒng)從各種不同層次的系統(tǒng)性能特點(diǎn)完成一系列準(zhǔn)確的測(cè)試與仿真操作，在完成實(shí)際系統(tǒng)的安裝后還能對(duì)系統(tǒng)上的目標(biāo)器件進(jìn)行所謂邊界掃描測(cè)試。與單片機(jī)系統(tǒng)開發(fā)相比，利用EDA技術(shù)對(duì)FPGA/CPLD的開發(fā)，通常是一種借助于軟件方式的純硬件開發(fā)，因此可以通過(guò)這種途徑進(jìn)行所謂專用集成電路(ASIC)開發(fā)，而最終的ASIC芯片，可以是FPGA/CPLD，也可以是專制的門陣列掩模芯片，F(xiàn)PGA/CPLD只起到硬件仿真ASIC芯片的作用。 可編程邏輯門陳列（FPGA）FPGA由許多獨(dú)立的可編程邏輯模塊組成，用戶可以通過(guò)編程將這些模塊連接起來(lái)實(shí)現(xiàn)不同的設(shè)計(jì)。1．FPGA的分類不同廠家、不同型號(hào)的FPGA其機(jī)構(gòu)有各自的特點(diǎn)，但就其基本機(jī)構(gòu)來(lái)分析，大致有以下幾種分類方法。（2）按互聯(lián)結(jié)構(gòu)分按互聯(lián)結(jié)構(gòu)分類可將其分為分段互聯(lián)型和連續(xù)互聯(lián)型兩類。2．FPGA的基本機(jī)構(gòu)及特點(diǎn)FPGA由若干獨(dú)立的可編程邏輯模塊組成。這三種可編程的單元分別是輸入/輸出模塊IOB(I/O Block)、可編程邏輯模塊CLB（Configurable Logic Block）和互聯(lián)資源IR(Interconnect Resource)。3．FPGA結(jié)構(gòu)的主要優(yōu)點(diǎn)有：（1）FPGA中除了極少的幾個(gè)引腳以外，大部分引腳都與可編程的IOB相連，且均可根據(jù)要求設(shè)置成輸入或輸出。（3）在CLB之間配備了豐富的連線資源。4．FPGA存在的主要缺點(diǎn)有：（1）信號(hào)傳輸延遲時(shí)間不是確定的且速度慢。（3）FPGA的編程數(shù)據(jù)不便于保密。對(duì)于目前流行的EDA工具軟件。通常，使用EDA工具的設(shè)計(jì)輸入可分為兩種類型。原理圖輸入法類似與傳統(tǒng)電子設(shè)計(jì)方法的原理圖編輯輸入方式，即在EDA軟件的圖形編輯界面上繪制能完成特定功能的電路原理圖。原理圖編輯繪制完成后，原理圖編輯器將會(huì)對(duì)輸入的圖形文件進(jìn)行排錯(cuò)，之后再將其編譯成適用于邏輯綜合的文件。波形圖輸入發(fā)則是將待設(shè)計(jì)的電路看成是一個(gè)黑盒子，只需告訴EDA工具黑盒子電路的輸入和輸出時(shí)序波形圖，EDA工具即能根據(jù)此完成黑盒子電路的設(shè)計(jì)。就是將使用了某種硬件描述語(yǔ)言的電路設(shè)計(jì)文本，如VHDL，進(jìn)行編輯輸入。 綜合一般來(lái)說(shuō)，中和是僅對(duì)HDL而言的。綜合就是將電路的高級(jí)語(yǔ)言轉(zhuǎn)換成低級(jí)語(yǔ)言。 適配適配器也稱結(jié)構(gòu)綜合器，它的功能是將由綜合器生成的網(wǎng)表文件配置于指定的目標(biāo)器件中，使之長(zhǎng)生最終的下載文件，如JAM格式的文件。適配器將綜合后的網(wǎng)表文件針對(duì)某一具體的目標(biāo)器件進(jìn)行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、邏輯布局布線操作。 時(shí)序仿真在編程下載前必須利用EDA根據(jù)對(duì)適配生成的結(jié)果進(jìn)行模擬測(cè)試，就是所謂的仿真。仿真是在EDA設(shè)計(jì)過(guò)程中的重要步驟。但時(shí)序仿真的仿真文件必須來(lái)自針對(duì)具體器件的綜合器與適配器。FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。（2）將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。 VHDL硬件描述語(yǔ)言介紹VHDL的英文全名是VeryHighSpeed Integrated Circuit Hardware Description Language，誕生于1982年。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本(IEEE1076)之后，各EDA公司相繼推出了自己的VHDL設(shè)計(jì)環(huán)境。1993年，IEEE對(duì)VHDL進(jìn)行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展VHDL的內(nèi)容，公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的10761993版本。有專家認(rèn)為,在新的世紀(jì)中，VHDL與Verilog語(yǔ)言將承擔(dān)起幾乎全部的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。與其它的HDL相比，VHDL具有更強(qiáng)的行為描述能力，從而決定了它成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。就目前流行的EDA工具和VHDL綜合器而言，將基于抽象的行為描述風(fēng)格的VHDL程序綜合成為具體的FPGA和CPLD等目標(biāo)器件的網(wǎng)表文件已不成問(wèn)題。 溫度巡檢儀原理結(jié)構(gòu)圖、檢測(cè)溫度的敏感元件—熱電阻式溫度傳感器Pt100、信號(hào)的采集電路—恒流源電路、信號(hào)的切換及偏置放大電路、A/D轉(zhuǎn)換電路、顯示輸出電路、通信電路、存儲(chǔ)電路以及電源電路。方案二：，主要由微控制芯片AT89C2051和數(shù)字溫度傳感器DS18B20構(gòu)成。通過(guò)對(duì)外界溫度進(jìn)行測(cè)量，主要完成數(shù)據(jù)的采集、處理、顯示、報(bào)警等功能。當(dāng)DS18B20處在存儲(chǔ)器操作和溫度A/D變換操作時(shí)，總線上必須有強(qiáng)的上拉。在系統(tǒng)安裝及工作之前必須將主機(jī)逐個(gè)與DS18B20掛接，從激光ROM中讀出其序列號(hào)，然后分別賦予在系統(tǒng)中的編號(hào)1~N。用同樣的方法讀取序列號(hào)的56位。 基于虛擬儀器的溫度巡檢儀，此系統(tǒng)是基于AT89S51為主機(jī)，它相當(dāng)于一般用于數(shù)據(jù)采集卡系統(tǒng)中的數(shù)據(jù)采集卡，兩個(gè)數(shù)字式單總線傳感器DS18B20從器件，替換了傳統(tǒng)的溫度傳感器，構(gòu)建一個(gè)四路溫度的巡回測(cè)量功能，溫度值通過(guò)四個(gè)四位數(shù)碼管顯示，并通過(guò)RS232接口將溫度數(shù)據(jù)送上位機(jī)處理，利用上位機(jī)軟件LabVIEW完成了數(shù)據(jù)采集、顯示、分析及處理，從而構(gòu)建了一個(gè)四路溫度測(cè)量系統(tǒng)，該系統(tǒng)采用單片機(jī)替代了價(jià)格昂貴的數(shù)據(jù)采集板卡實(shí)現(xiàn)了對(duì)溫度的采集與測(cè)量。方案一：，此總體方案基于LPM_ROM設(shè)計(jì)而成。此設(shè)計(jì)是對(duì)四路溫度巡檢，將采集信號(hào)送入多路選擇器件CD4052（可進(jìn)行信號(hào)切換），經(jīng)冷端補(bǔ)償后的信號(hào)與測(cè)量端信號(hào)經(jīng)過(guò)放大電路將模擬信號(hào)放大，經(jīng)A/D轉(zhuǎn)換后送入芯片，最終顯示。方案二：，此總體方案主要基于MAX6675芯片設(shè)計(jì)而成。此設(shè)計(jì)是對(duì)四路溫度進(jìn)行巡回檢測(cè)，經(jīng)四路選擇器CD4052將采集信號(hào)送入集成芯片MAX6675進(jìn)行信號(hào)放大、冷端補(bǔ)償、線性化等處理，最終顯示。常用熱電偶可分為標(biāo)準(zhǔn)熱電偶和非標(biāo)準(zhǔn)熱電偶兩大類。非標(biāo)準(zhǔn)化熱電偶在使用范圍或數(shù)量級(jí)上均不及標(biāo)準(zhǔn)化熱電偶，一般也沒(méi)有統(tǒng)一的分度表，主要用于某些特殊場(chǎng)合的測(cè)量。為了保證熱電偶可靠、穩(wěn)定地工作，對(duì)它的結(jié)構(gòu)要求如下：（1）組成熱電偶的兩個(gè)熱電極的焊接必須牢固；（2）兩個(gè)熱電極彼此之間應(yīng)很好地絕緣，以防短路；（3）補(bǔ)償導(dǎo)線與熱電偶自由端的連接要方便可靠；（4）保護(hù)套管應(yīng)能保證熱電極與有害介質(zhì)充分隔離；將熱電偶應(yīng)用在基于FPGA系統(tǒng)領(lǐng)域時(shí)，卻存在著以下幾方面的問(wèn)題：（1）非線性：熱電偶輸出熱電勢(shì)與溫度之間的關(guān)系為非線性關(guān)系，因此在應(yīng)用時(shí)必須進(jìn)行線性化處理。（3）數(shù)字化輸出：與FPGA系統(tǒng)接口必然要采用數(shù)字化輸出及數(shù)字化接口，而作為模擬小信號(hào)測(cè)溫元件的熱電偶顯然無(wú)法直接滿足這個(gè)要求。在熱電偶回路中接入第三種金屬材料時(shí)，只要該材料兩個(gè)節(jié)點(diǎn)的溫度相同，熱電偶所產(chǎn)生的熱電勢(shì)將保持不便，即不受第三種金屬接入回路中的影響。鎳鉻鎳硅熱電偶（K型）是一種使用十分廣泛的賤金屬熱點(diǎn)偶，~。K型熱電偶具有復(fù)現(xiàn)性好，產(chǎn)生的熱電勢(shì)大，而且線性好，價(jià)格便宜等優(yōu)點(diǎn)；雖然測(cè)量精度偏低，但完全能滿足一般工業(yè)測(cè)量要求。2．多路選擇開關(guān)（CD4052）。 CD4052的引腳功能 CD4052真值表（1）當(dāng)INH=0時(shí)，A，B的狀態(tài)分別為“0，0”，“1，0”，“0，1”，“1，1”時(shí)，接通通道分別為X0，Y0；X1，Y1；X2，Y2；X3，Y3。3．顯示電路此方案采用共陽(yáng)極接法的七段LED數(shù)碼管顯示。對(duì)電子測(cè)量電路的放大器，其輸入信號(hào)的最大幅度一般可能僅有幾毫伏，而共模噪聲電平可能高達(dá)幾伏，所以放大器的輸入漂移、噪聲抑制和共模抑制比對(duì)放大器的動(dòng)態(tài)性能的影響是至關(guān)重要的。 高共模抑制比差動(dòng)放大電路為了提高輸入阻抗和降低失調(diào)電壓漂移。若把A1和A2視為各自具有反饋電阻的同相比例運(yùn)算電路，電路中R3為A1和A2的公共電阻且不接地。有上述分析可知：該電路對(duì)信噪比具有改善作用，因電路對(duì)差模信號(hào)具有較大的放大作用，其增益遠(yuǎn)大于共模分量；決定差模信號(hào)放大的電阻RR3和R4對(duì)共模抑制比沒(méi)有影響，但R1和R4的失配會(huì)造成差模增益失配，因此，RR3和R4的精度應(yīng)為1%，以便得到最佳穩(wěn)定性；該電路對(duì)共模輸入信號(hào)，即溫漂或噪聲，沒(méi)有放大作用，因此其輸入漂移和噪聲較小。 2）具有轉(zhuǎn)換起停控制端。 6）工作溫度范圍為40～＋85攝氏度 7）低功耗，約15mW。下面說(shuō)明各引腳功能：IN0～I(xiàn)N7：8路模擬量輸入端。ADDA、ADDB、ADDC：3位地址輸入線，用于選通8路模擬輸入中的一路。START：A/D轉(zhuǎn)換啟動(dòng)信號(hào)，輸入，高電平有效。OE：數(shù)據(jù)輸出允許信號(hào)，輸入，高電平有效。CLK：時(shí)鐘脈沖輸入端。REF（+）、REF（）：基準(zhǔn)電壓。GND：接地端。： ADC0809內(nèi)部邏輯結(jié)構(gòu)由上圖可知，ADC0809由一個(gè)8路模擬開關(guān)、一個(gè)地址鎖存與譯碼器、一個(gè)A/D轉(zhuǎn)換器和一個(gè)三態(tài)輸出鎖存器組成。三態(tài)輸出鎖存器用于鎖存A/D轉(zhuǎn)換完的數(shù)字量，當(dāng)OE端為高電平時(shí)，才可以從三態(tài)輸出鎖存器取走轉(zhuǎn)換完的數(shù)據(jù)。此地址經(jīng)譯碼選通8路模擬輸入之一到比較器。下降沿啟動(dòng) A/D轉(zhuǎn)換，之后EOC輸出信號(hào)變低，指示轉(zhuǎn)換正在進(jìn)行。當(dāng)OE輸入高電平時(shí)，輸出三態(tài)門打開，轉(zhuǎn)換結(jié)果的數(shù)字量輸出到數(shù)據(jù)總線上。電橋補(bǔ)償是用電橋的不平衡電壓（補(bǔ)償電勢(shì)）去消除冷端溫度變化的影響。橋臂電阻R1，R2，R3和限流電阻Rs的阻止幾乎不隨溫度變化，Rou為銅電阻，其電阻值隨溫度升高而增大。在某一溫度下，設(shè)計(jì)電橋處于平衡狀態(tài)，則電橋輸出為0，該溫度稱為電橋平衡點(diǎn)溫度或補(bǔ)償溫度。當(dāng)環(huán)境溫度變化時(shí)，冷端溫度隨之變化，熱電偶等的電勢(shì)值隨之變化E1；與此同時(shí)，Rou的電阻值也隨環(huán)境溫度變化，使電橋失去平衡，有不平衡電壓E2輸出。這就相當(dāng)于將冷端恒定在電橋平衡點(diǎn)溫度。FLEX10K具有高密度和易于在設(shè)計(jì)中實(shí)現(xiàn)復(fù)雜宏函數(shù)與存儲(chǔ)器的特點(diǎn)，因此可以適應(yīng)系統(tǒng)級(jí)設(shè)計(jì)的要求。嵌入式陣列是由一系列嵌入式陣列塊（EAB）組成的，它能夠用來(lái)實(shí)現(xiàn)各種存儲(chǔ)器和復(fù)雜的邏輯功能。FLEX10K還具有多個(gè)低失真時(shí)鐘，以及時(shí)鐘鎖定和時(shí)鐘自舉鎖相環(huán)電路，內(nèi)部三態(tài)總線等特性。（2）性能特點(diǎn)1）工業(yè)中第一種嵌入式PLD系列，具有在單個(gè)器件中系統(tǒng)集成的能力：具有實(shí)現(xiàn)宏函數(shù)的嵌入式陣列；具有實(shí)現(xiàn)普通功能的邏輯陣列。3）系統(tǒng)級(jí)特點(diǎn)：支持多電壓I/O接口；，；低功耗；內(nèi)置JTAG邊界掃描測(cè)試電路。5）功能強(qiáng)大的I/O引腳：每個(gè)引腳都有一個(gè)獨(dú)立的三態(tài)輸出