【正文】 OGIC_VECTOR(1 DOWNTO 0)。 yout: OUT STD_LOGIC)。END mux4。ARCHITECTURE if_m4arch OF mux4 ISBEGINPROCESS(din,sel)BEGIN IF(sel=00)THEN yout=din(0)。 ELSIF(sel=01)THEN yout=din(1)。 ELSIF(sel=10)THEN yout=din(2)。 ELSE yout=din(3)。END IF。END PROCESS。END if_m4arch。2．ADC0809控制模塊（1）ADC采樣控制利用FPGA直接控制0809對模擬信號進(jìn)行采樣，然后將轉(zhuǎn)換好的8位二進(jìn)制數(shù)據(jù)迅速存儲到存儲器中，在完成對模擬信號一個或數(shù)個周期的采樣后，由外部電路系統(tǒng)將存儲器中的采樣數(shù)據(jù)讀出處理。 ADC0809采樣狀態(tài)圖 ADC0809工作時序用狀態(tài)機(jī)對0809進(jìn)行采樣控制首先必須了解工作時序，然后作出狀態(tài)圖，最后寫出相應(yīng)的VHDL代碼。時序圖中，START為轉(zhuǎn)換啟動控制信號高電平有效；ALE為模擬信號輸入選通端口地址鎖存信號，上升沿有效；一旦START有效后，狀態(tài)信號EOC即變?yōu)榈碗娖?，表示進(jìn)入轉(zhuǎn)換狀態(tài)，轉(zhuǎn)換時間約為100us。轉(zhuǎn)換結(jié)束后，EOC將變?yōu)楦唠娖?。此后外部控制可以使OE由低電平變?yōu)楦唠娖剑ㄝ敵鲇行В藭r，0809的輸出數(shù)據(jù)總線D[7..0]從原來的高阻態(tài)變?yōu)檩敵鰯?shù)據(jù)有效。由狀態(tài)圖也可以看到，在狀態(tài)st2中需要對0809工作狀態(tài)信號EOC進(jìn)行測試，如果為低電平，表示轉(zhuǎn)換沒有結(jié)束，仍需要停留在st2狀態(tài)中等待，直到變成高電平后才說明轉(zhuǎn)換結(jié)束，在下一時鐘脈沖到來時轉(zhuǎn)向狀態(tài)st3。在狀態(tài)st3，有狀態(tài)機(jī)向0809發(fā)出轉(zhuǎn)換好的8位數(shù)據(jù)輸出允許命令，這一狀態(tài)周期同時可作為數(shù)據(jù)輸出穩(wěn)定周期，以便能在下一狀態(tài)中向鎖存器中鎖入可考的數(shù)據(jù)。在狀態(tài)st4，由狀態(tài)機(jī)向FPGA中的鎖存器發(fā)出鎖存信號（LOCK的上升沿），將0809輸出的數(shù)據(jù)進(jìn)行鎖存。組合進(jìn)程COM有兩個主要功能：1）狀態(tài)譯碼器功能，即根據(jù)從current_state信號中獲得的狀態(tài)變量，以及來自0809的狀態(tài)線信號EOC，決定下一狀態(tài)的轉(zhuǎn)移方向，即確定次態(tài)的狀態(tài)變量；2）采樣控制功能，即根據(jù)current_state中的狀態(tài)變量確定對0809的控制信號線ALE、START、OE、等輸出相應(yīng)的控制信號，當(dāng)采樣結(jié)束后還要通過LOCK向鎖存器進(jìn)行LATCH1發(fā)出鎖存信號，以便將由0809的D[7..0]數(shù)據(jù)輸出口輸出的8位轉(zhuǎn)換數(shù)據(jù)鎖存起來。在一個完整的采樣周期中，狀態(tài)機(jī)中最先被啟動的是以CLK為敏感信號的時序進(jìn)程，接著組合進(jìn)程COM被啟動，因?yàn)樗鼈円孕盘朿urrent_state為敏感信號。最后被啟動的是鎖存器進(jìn)程，它是在狀態(tài)機(jī)進(jìn)入狀態(tài)st4后才被啟動的，即此時LOCK長生了一個上升沿信號，從而啟動進(jìn)程LATCH1，將0809在本采樣周期輸出的8位數(shù)據(jù)鎖存到寄存器中，以便外部電路能從Q端讀出穩(wěn)定正確的數(shù)據(jù)。最后將轉(zhuǎn)換好的數(shù)據(jù)存入到RAM中，最終通過外部顯示讀出供外部顯示。（2）生成ADC0809控制模塊在MAX +plusⅡ環(huán)境下由VHDL語言（）生成的ADC0809模塊。： ADC0809模塊：LIBRARY IEEE。USE 。ENTITY adc ISPORT( D:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 CLK:IN STD_LOGIC。 EOC:IN STD_LOGIC。 ALE:OUT STD_LOGIC。 START:OUT STD_LOGIC。 OE:OUT STD_LOGIC。 ADDA:OUT STD_LOGIC。 LOCK0:OUT STD_LOGIC。 Q:OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。END adc。ARCHITECTURE behav OF adc ISTYPE states IS(st0,st1,st2,st3,st4)。SIGNAL current_state,next_state:states:=st0。SIGNAL REGL:STD_LOGIC_VECTOR(7 DOWNTO 0)。SIGNAL LOCK:STD_LOGIC。BEGIN ADDA=39。139。Q=REGL。LOCK0=LOCK。COM:PROCESS(current_state,EOC)BEGINCASE current_state ISWHEN st0=ALE=39。039。START=39。039。LOCK=39。039。OE=39。039。next_state=st1。WHEN st1=ALE=39。039。START=39。039。LOCK=39。039。OE=39。039。next_state=st2。WHEN st2=ALE=39。039。START=39。039。LOCK=39。039。OE=39。039。IF(EOC=39。039。)THEN next_state=st3。ELSE next_state=st2。END IF。WHEN st3=ALE=39。039。START=39。039。LOCK=39。039。OE=39。139。next_state=st4。WHEN st4=ALE=39。039。START=39。039。LOCK=39。139。OE=39。139。next_state=st0。WHEN OTHERS=next_state=st0。END CASE。END PROCESS COM。REG:PROCESS(CLK)BEGINIF(CLK39。EVENT AND CLK=39。139。)THEN current_state=next_state。END IF。END PROCESS REG。LATCH1:PROCESS(LOCK)BEGINIF LOCK=39。139。AND LOCK39。EVENT THEN REGL=D。END IF。END PROCESS LATCH1。END behav。3．LPM_ROM設(shè)計(jì)在設(shè)計(jì)之前，需對數(shù)據(jù)進(jìn)行存儲，所以必須先進(jìn)行ROM的設(shè)計(jì)。但首先要創(chuàng)建在ROM設(shè)計(jì)過程中需調(diào)用的MIF文件，： MIF文件表利用Mega Wizard PlugIn Manager定制溫度信號數(shù)據(jù)ROM宏功能塊，并將以上的數(shù)據(jù)加載到ROM中。設(shè)計(jì)步驟如下：（1）打開Mega Wizard PlugIn Manager初始對話框。在Tools菜單中選擇Mega Wizard PlugIn Manager，選擇Create a new custom…項(xiàng)，即定制一個新的模塊。 Mega Wizard PlugIn Manager初始對話框單擊Next按鈕后，在左欄選擇Storage 項(xiàng)下的LPM_ROM，在選擇相應(yīng)芯片和VHDL語言式；最后輸入ROM文件存放的路徑和文件名，單擊Next按鈕。 選擇LPM_ROM窗口（2）選擇ROM控制線、地址線和數(shù)據(jù)線。；選擇地址鎖存控制信號inclock。 選擇ROM控制線、地址線和數(shù)據(jù)線窗口（3）。在“File name”。 填寫MIF文件窗口（4）單擊Next按鈕出現(xiàn)下面界面。最后點(diǎn)擊Finish按鈕完成定制。 完成LPM_ROM定制窗口： ROM符號4．七段譯碼顯示模塊在數(shù)字系統(tǒng)中，常常將譯碼輸出顯示為十進(jìn)制數(shù)字或其他符號。因此，能直接驅(qū)動數(shù)字顯示器，或者能與顯示器配合起來使用。這種類型的譯碼器稱為顯示譯碼器。七段顯示譯碼器是最為常見的顯示譯碼器，它可用于直接驅(qū)動七段數(shù)碼管。： 七段數(shù)碼管七段數(shù)碼管有共陰極和共陽極接地兩種接法。共陰極接地要求譯碼器輸出高電平驅(qū)動數(shù)碼管發(fā)亮，而共陽極接地要求譯碼器輸出為低電平驅(qū)動數(shù)碼管發(fā)亮。： 七段顯示譯碼器真值表這樣就可以根據(jù)真值表，采用查表法，用以下VHDL程序來實(shí)現(xiàn)七段顯示譯碼器：LIBRARY IEEE。USE 。ENTITY led7s ISPORT( A:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 LED7S：OUT _STD_LOGIC_VECTOR(6 DOWNTO 0))。END led7s。ARCHITECTURE one OF led7sISBEGINPROCESS(A)BEGINCASE A (3 DOWNTO 0) ISWHEN0000=LED7S=1000000。WHEN0001=LED7S=1111001。WHEN0010=LED7S=0100100。WHEN0011=LED7S=0110000。WHEN0100=LED7S=0011001。WHEN0101=LED7S=0010010。WHEN0110=LED7S=0000010。WHEN0111=LED7S=1111000。WHEN1000=LED7S=0000000。WHEN1001=LED7S=0010000。WHEN OTHERS=NULL。END CASE。END PROCESS。A為四比特的BCD碼輸入，LED7S為輸出，寬度為七位，即要送到LED管顯示用的七段碼，即a、b、c、d、e、f和g。 七段譯碼器外部接口5．ROM與七段譯碼顯示模塊為了驗(yàn)證譯碼能否反應(yīng)ROM表中數(shù)值情況，特意采用ROM與七段譯碼聯(lián)合仿真。（1）將ROM模塊與顯示模塊連接。相應(yīng)管腳必須吻合。： ROM與七段譯碼顯示模塊連接圖（2）將相應(yīng)管腳分別加載到Waveform Editor中，并設(shè)置時鐘信號和輸入數(shù)值。： ROM與七段譯碼顯示仿真圖仿真分析：當(dāng)輸入為“23”時，由于存在延時，所以開始各位均輸出“40”。延時過后則高位LED7S1輸出為“40”，即“0010000”，經(jīng)查表顯示相應(yīng)數(shù)值為“0”；LED7S2輸出為“40”，即“0010000”，經(jīng)查表顯示相應(yīng)數(shù)值為“0”； LED7S3輸出為“24”，即“0100100”， 經(jīng)查表顯示相應(yīng)數(shù)值為“2”；低位LED7S4輸出“30”，即“0110000”，經(jīng)查表顯示相應(yīng)數(shù)值為“3”。6．總體模塊原理圖見附錄C 基于MAX6675的熱電偶溫度巡檢儀設(shè)計(jì) 系統(tǒng)硬件設(shè)計(jì) 由于部分硬件設(shè)計(jì)在兩種方案中共同用到，故在此只介紹此方案特有硬件。 1．集成芯片MAX6675MAX6675是美國MAXIM公司生產(chǎn)的帶有冷端溫度補(bǔ)償、線性校正、熱電偶斷線檢測等功能的K型熱電偶測量轉(zhuǎn)換電路，其輸出12位二進(jìn)制數(shù)字量。測溫范圍 0～℃。冷端補(bǔ)償范圍為20～+85℃，～ ，可以滿足大多數(shù)工業(yè)應(yīng)用場合。MAX6675芯片的主要特性如下：（1）簡單的SPI串行口溫度值輸出；（2）0℃～+1024℃的測溫范圍；（3）12位串行輸出；（4）片內(nèi)冷端補(bǔ)償；（5）高阻抗差動輸入； （6）單一+5V的電源電壓（7）低功耗特性；（8）工作溫度范圍20℃～+85℃； 該器件