基于vhdl的多路搶答器的設(shè)計方案-在線瀏覽
2025-06-20 22:33本頁面
【正文】 1+ 1111來實現(xiàn)。由于POINTS_A1: STD_LOGIC_VECTOR(3 DOWNTO 0)，所以POINTS_A1=0110。變量譯碼一般是一種較少輸入變?yōu)檩^多輸出的器件，一般分為2n譯碼和8421BCD碼譯碼兩類。譯碼是編碼的逆過程。譯碼器的譯碼對照表如下所示：顯示的數(shù)字/字母BCD編碼七段數(shù)碼管2進制000000111111100010000110200101011011300111001111401001100110501011101101601101111101701110000111810001111111910011101111XXXXX0000000表31 譯碼器的譯碼對照表備注 ：在程序中只考慮00001001（即09）的情況，將其轉(zhuǎn)化為相應(yīng)的七段顯示器的碼子，其他情況不予考慮。也是用編程的方式將它們各個程序、信號、輸入輸出之間的關(guān)系用VHDL語言來敘述清楚，還關(guān)系到程序的調(diào)用問題，需要設(shè)計者思路清晰，設(shè)計合理；②元器件圖示連線。在設(shè)計中選擇的是這種方法。圖38 頂層元件圖 注：本設(shè)計中，搶答器組別信號A、B、C、D為高電平時，其功能為有效狀態(tài)。當(dāng)CLR有效時，搶答信號判別電路清零，為判別優(yōu)先搶答信號做出準(zhǔn)備。當(dāng)計時使能端EN為高電平，有系統(tǒng)時鐘信號CLK時，進行一分鐘倒計時。附表：輸入/輸出引腳的作用：端口名功能CLK系統(tǒng)時鐘信號A,B,C,D搶答信號輸入CLR系統(tǒng)清零EN計時使能信號RST記分復(fù)位CHOS（3…..0）組別信號輸入DOUT7（6…..0）譯碼管輸出信號G (3.….0)組別顯示LDN計時預(yù)置控制信號AIN4（3..….0）譯碼管輸入 表32 輸入/輸出引腳的作用92009屆電子信息工程（應(yīng)用電子技術(shù)方向）專業(yè)畢業(yè)設(shè)計（論文）4 多路搶答器子模塊的仿真驗證 利用Quartus II進行編譯，綜合，仿真，時序圖如下： 圖41鑒別模塊的仿真時序圖引腳作用： 系統(tǒng)輸入信號：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號CLR，CLK時鐘信號。仿真分析：當(dāng)鑒別模塊的清零信號CLR為高電平時，無論A、B、C、D四組參賽者誰按下?lián)尨鸢粹o，系統(tǒng)輸出均為零，同時組別顯示端G輸出信號也顯示為零；當(dāng)清零信號CLR為低電平時，A、B、C、D四組參賽者誰先按下?lián)尨鸢粹o，組別顯示端就顯示該組別的號碼。仿真圖上顯示的為A先搶答，、C雖然都按搶答鍵，但CLR為有效狀態(tài)，所以在此時間段內(nèi)的搶答無效。系統(tǒng)輸出信號：倒計時輸出端QA[3..0]、QB[3..0]。當(dāng)計時使能端EN=1，系統(tǒng)清零信號CLR=0，并且計時預(yù)置控制端LDN=0時，通過時鐘信號上升沿CLK來進行60秒倒計時。 系統(tǒng)的輸出信號有：A組分?jǐn)?shù)輸出端AA2[3..0]、AA1[3..0]、AA0[3..0]，B組分?jǐn)?shù)輸出端BB2[3..0]、BB1[3..0]、BB0[3..0]，C組分?jǐn)?shù)輸出端CC2[3..0]、CC1[3..0]、CC0[3..0]，D組分?jǐn)?shù)輸出端DD2[3..0]、DD1[3..0]、DD0[3..0]。智能搶答器記分模塊的仿真時以加分操作為例。（2）然而當(dāng)計分復(fù)位端RST=0時，此時計分器可以計分。由仿真圖可知，當(dāng)主持人按下系統(tǒng)復(fù)位鍵RST鍵時，使分?jǐn)?shù)復(fù)位，每位設(shè)置的初始分?jǐn)?shù)為100分。其他搶答者搶答成功后的加分操作與此相同。由仿真圖可知，初始成績均為100分。其他搶答者搶答成功后的減分操作與此相同。仿真分析： 當(dāng)AIN4= 0000 ， DOUT7輸出1111110,此時數(shù)碼管顯示0； 當(dāng)AIN4= 0001 ， DOUT7輸出0110000,此時數(shù)碼管顯示1； 當(dāng)AIN4= 0010 ， DOUT7輸出1101101,此時數(shù)碼管顯示2； 當(dāng)AIN4= 0011 ， DOUT7輸出1111001,此時數(shù)碼管顯示3； 當(dāng)AIN4= 0100 ， DOUT7輸出0110011,此時數(shù)碼管顯示4； 當(dāng)AIN4= 0101 ， DOUT7輸出1011011,此時數(shù)碼管顯示5； 當(dāng)AIN4= 0110 ， DOUT7輸出1011111,此時數(shù)碼管顯示6； 當(dāng)AIN4= 0111 ， DOUT7輸出1110000,此時數(shù)碼管顯示7； 當(dāng)AIN4= 1000 ， DOUT7輸出1111111,此時數(shù)碼管顯示8； 當(dāng)AIN4= 1001 ， DOUT7輸出1111011,此時數(shù)碼管顯示9；圖45系統(tǒng)整體的仿真時序圖注：為使仿真波形圖清晰明了，且某些引腳在一定時間內(nèi)總是保持同一值不變，故特將其簡化，不予在此圖中顯示。且計分器在實現(xiàn)計分功能時能夠準(zhǔn)確計數(shù)并將分?jǐn)?shù)呈三位數(shù)顯示，計時器在按下計時開始按鈕后可以從60秒倒計時并通過譯碼器實時顯示計時結(jié)果。雖然此時可以根據(jù)有沒有警報聲來提示搶答是否有效，但是仍然不夠完善；，但是由于小組成員對vhdl語言運用不夠熟練，在設(shè)計該項程序時遇到很多問題，進程之間不能很好的協(xié)調(diào)，故最終沒有實現(xiàn)這一功能；3. 在波形仿真時，當(dāng)信號之間配合不當(dāng)時有可能造成預(yù)期的結(jié)果不能在波形上得到正確顯示，故應(yīng)協(xié)調(diào)各個開關(guān)的功能及其有效時間然后進行仿真，方能得出正確的仿真波形。故應(yīng)將各個模塊綜合起來設(shè)計總電路，但是由于成員對頂層程序設(shè)計這一部分不甚了解，故沒有完成這一環(huán)節(jié)。首先， 感覺簡單，以為利用學(xué)過的課程做應(yīng)該沒什么問題。也耽擱了不少時間。最后，由于大學(xué)期間接觸電腦的機會不是太多，對基本的Word文檔的掌握不是很熟練，在對論文的格式進行修改時花費了不少時間。深刻體會到“紙上得來終覺淺，絕知此事要躬行”這句古話的含義了。由于本人能力有限，設(shè)計還有許多不足之處，還請老師給予指點。我是一個積極愛學(xué)習(xí)的人，在趙老師督促與耐心指導(dǎo)下我才能將我的畢業(yè)設(shè)計完成。在整個設(shè)計過程中，我身邊的同學(xué)特別是我的舍友，他們?yōu)槲姨峁╇娔X、網(wǎng)絡(luò)，使我查找資料更加方便。我的同組成員也給了我很大的幫助。通過做畢業(yè)設(shè)計我學(xué)到了很多，無論是理論知識還是實際操作，都讓我受益匪淺。最后，我還是要向百忙之中給我莫大幫助的趙老師表示感謝。謝謝你們！
公司管理相關(guān)推薦
鄂ICP備17016276號-1