[互聯(lián)網(wǎng)]第8章系統(tǒng)優(yōu)化和時(shí)序分析-在線瀏覽
2025-04-03 10:22本頁(yè)面
【正文】 （ 2）打開(kāi) Assignment Editor對(duì)話框 適配優(yōu)化設(shè)置示例 （ 3）選項(xiàng)設(shè)置 LogicLock優(yōu)化技術(shù) Quartus II提供了一種非常優(yōu)秀的優(yōu)化技術(shù)，即邏輯鎖定技術(shù)（ Logic Lock）。 資源共享 資源共享 資源共享 資源共享 資源共享 邏輯 優(yōu)化 邏輯優(yōu)化 串行化 串行化 接下頁(yè) 串行化 接上頁(yè) 流水線設(shè)計(jì) 流水線設(shè)計(jì) 流水線設(shè)計(jì) 流水線設(shè)計(jì) 流水線設(shè)計(jì) 流水線設(shè)計(jì) 寄存器配平 寄存器配平 關(guān)鍵路徑法 乒乓操作法 加法樹(shù)法 加法樹(shù)速度優(yōu)化技術(shù)部分類似于流水線法。 ? 為以后的技術(shù)升級(jí)，留下更多的可編程資源，方便添加產(chǎn)品的功能。第 8章 系統(tǒng)優(yōu)化和時(shí)序分析 FPGA/CPLD資源優(yōu)化的實(shí)用意義： ? 通過(guò)優(yōu)化，可以使用規(guī)模更小的可編程器件，從而降低系統(tǒng)成本，提高性價(jià)比。 ? 對(duì)許多可編程邏輯器件，由于布局資源有限，耗用資源過(guò)多而嚴(yán)重影響電路性能。、 ? 對(duì)于多數(shù)可編程器件，資源耗用過(guò)多會(huì)使器件功耗顯著上升。 2輸入加法樹(shù)結(jié)構(gòu) 若將加法樹(shù)逐
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1