【正文】 至8位，其中實際有效為4位，其余為虛設(shè)）的輸入代碼等于存儲的代碼時，進入開鎖狀態(tài)而使鎖打開。，但響聲已與報警聲做區(qū)別處理要實現(xiàn)該設(shè)計，就應把整個電路分為幾大模塊。先通過對各個模塊進行設(shè)計、調(diào)試之后再將其組合起來進行整機調(diào)試。最后用仿真軟件對設(shè)計進行仿真操作，調(diào)試軟件，并對照出的設(shè)計有誤的地方進行必要的修正，確保設(shè)計的正確。另外，還應由必要的軟件幫助設(shè)計的完成。本方案是用按鍵式的輸入方式輸入密碼，然后預設(shè)密碼由74HC160和BCD數(shù)碼管顯示，而輸入密碼則由4508和BCD數(shù)碼管顯示，密碼比較由異或門器件來實現(xiàn)，定時裝置由555定時器組成的單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器 方案二輸入密碼密碼識別按下確認鍵密碼正確 綠燈亮開鎖密碼錯誤555電路工作紅燈亮蜂鳴器響十秒顯示十秒倒計時 方案二的原理框圖。用戶必須按下按下事確認按鈕后方可知用戶輸入的密碼是否與預置密碼一致,一致時密碼鎖可打開 ,本設(shè)計由綠色二極管亮代表密碼正確 ,鎖可以打開。3. 單元模塊設(shè)計 密碼預設(shè)模塊，通過這個電路預設(shè)密碼，按鍵按下則給一個脈沖給74HC160使其顯示所輸入的密碼 74HC160管腳圖74HC160芯片同步十進制計數(shù)器（異異步清零）?用于快速計數(shù)的內(nèi)部超前進位?用于n位級聯(lián)的進位輸出?同步可編程序?有置數(shù)控制線?二極管位輸入?異步清零?同步置數(shù)?本電路是由4個主從觸發(fā)器和用作除2計數(shù)器及計數(shù)周期長度為除5的3位2進制計數(shù)器所用的附加選通所組成，有選通的零復位和置9輸入。LS90可以獲得對稱的十分頻計數(shù)，辦法是將QD輸出接到A輸入端，并把輸入計數(shù)脈沖加到B輸入端，在QA輸出端處產(chǎn)生對稱的十分頻方波。 開鎖指示燈 密碼輸入鍵盤，該模塊主要實現(xiàn)給相應功能端一個上升和下降脈沖沿，該模塊實現(xiàn)方式和原理按鈕按下之前輸出端為低，按下之后為高電平，按鈕升起來為低電平。 優(yōu)先編碼器——4線優(yōu)先編碼器，高六位為虛設(shè)優(yōu)先編碼器：允許同時輸入兩個或以上的有效編碼信號，當同時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預先設(shè)定的優(yōu)先級別，只對其中優(yōu)先權(quán)最高的一個信號進行編碼。 。 555定時器組成的5秒和20秒報警裝置用555器件及一些必不可少的元件來構(gòu)成多謝振蕩器。外部元件的穩(wěn)定性決定了多諧振蕩器的穩(wěn)定性，可以通過調(diào)節(jié)外部元件的R和C來得到穩(wěn)定的脈沖信號。電路沒有穩(wěn)態(tài)，僅存在兩個暫穩(wěn)態(tài)，電路亦不需要外加觸發(fā)信號，利用電源通過RR2向C充電，以及C通過R2向放電端Ct 放電。它們分別使高電平比較器A1的同相輸入端和低電平比較器A2的反相輸入端的參考電平為2/3 Vcc電和1/3Vcc。當輸入信號自6腳，即高電平觸發(fā)輸入并超過參考電平2/3Vcc時，觸發(fā)器復位，555的輸出端3腳輸出低電平，同時放電開關(guān)管導通；當輸入信號自2腳輸入并低于1/3Vcc時，觸發(fā)器置位，555的3腳輸出高電平，同時放電開關(guān)管截止。平時Rd端開路或接Vcc。T為放電管，當T導通時，將給接于腳7的電容器提供低阻放電通路。這就很方便地構(gòu)成從微秒到數(shù)十分鐘的延時電路，可以方便地構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、施密特觸發(fā)器等脈沖產(chǎn)生或波形變換電路。5s后自鎖電路。5s定時結(jié)束通過反相器給另一個D觸發(fā)器，使其斷開鍵盤電源達到自鎖。 555定時器組成的電子門鈴，當按鍵按下時使門鈴裝置發(fā)聲。 RC微分電路，提供后面20秒報警器一個脈沖 74HC194移位寄存器模塊，使BCD數(shù)碼管分別顯示輸入的密碼74HC194的特點為：并行輸入和并行輸出四種操作方式：同步并行寄存，右移，左移，保持正沿時鐘觸發(fā)無條件直接清除典型參數(shù)：f（工作頻率）=36MHz，Pd=75mW 74HC194管腳圖說明： 本電路有46個等效門，有并行輸入，并行輸出，右移和左移串行輸入，操作模式控制輸入和一個直接無條件清零，設(shè)計者實際上組合了系統(tǒng)設(shè)計者在一個移位寄存器上所要的全部特點，電路有4哥不同的操作方式，為： 并行（并排）寄存（置數(shù)） 右移（方向QA到QD） 左移（方向QD到QA） 禁止時鐘（不動） 同步的并行置數(shù)是通過加4個數(shù)據(jù)位，并使模式控制輸入端S0和S1為高電平而完成的，在時鐘輸入的正躍變之后，可把數(shù)據(jù)存入到相應的觸發(fā)器上并在輸出端輸出，當置數(shù)時，串行數(shù)據(jù)流唄禁止。這種方式的串行數(shù)據(jù)是在右移數(shù)據(jù)輸入端上進行。 當兩個模式控制輸入端都為低時，觸發(fā)器的時鐘脈沖便被禁止。當CR=“1”且LD=“0”時，在CP信號上升沿作用后，74LS161輸出端0的狀態(tài)分別與并行數(shù)據(jù)輸入端D3，D2，D1，D0的狀態(tài)一樣，為同步置數(shù)功能。74LS161還有一個進位輸出端CO，其邏輯關(guān)系是CO= Q0Q2CET。 各單元模塊的聯(lián)接詳見附錄所示。具有4大功能模塊u 智能原理圖設(shè)計（ISIS）豐富的器件庫超過27000種元器件，可方便地創(chuàng)建新元件；智能的器件搜索：通過模糊搜索