【正文】 工效率和質(zhì)量進(jìn)一步提高的瓶頸。 隨 著 電 力 電 子 技 術(shù) 、 計(jì) 算 機(jī) 控 制 技 術(shù) 的 發(fā) 展 以及現(xiàn)代控制理論的不斷豐富，電火花加工脈沖電源技術(shù)也得到了很大的發(fā)展。目前針對(duì)電火花加工脈沖電源主要有以下幾個(gè)研究趨勢(shì) :節(jié)能式脈沖電源 。智能化脈沖電源 。毫微秒級(jí)高峰值電流脈沖電源 。 電火花線切割加工用脈沖電源是由脈沖發(fā)生器、前置推動(dòng)級(jí)、功放級(jí)及直流電源四部分組成，如圖 27 所示。顯然，脈沖電鍍與直流電鍍的區(qū)別在于應(yīng)用了脈沖電源。在電鍍過(guò)程中，被 鍍件附近有 個(gè)極化區(qū)域，該區(qū)域的離子濃度隨著通電時(shí)間的延長(zhǎng)，離子濃度也隨著降低，被 鍍件上金屬離子的沉積速度減慢，如果在此時(shí)將電源停電，致使離子濃度恢復(fù)加 快，再施加電源，必將提高金屬離子的沉積速度，并且也可解決不規(guī)則形狀被鍍 件的均鍍問(wèn)題。故可采用間隙式供電控制方式達(dá)到目的，對(duì)于電源來(lái)說(shuō)就是采用 具有脈沖方波輸出的控制方式來(lái)實(shí)現(xiàn)。當(dāng)電流關(guān)斷時(shí)，利于金屬離子的還原。因此，設(shè)計(jì)適用、可靠且便宜的電源是選 田 晨：大功率脈沖變換器高頻化技術(shù)研究 第 8 頁(yè) 擇方案的基本出發(fā)點(diǎn)。其前級(jí)的脈沖變換器如下圖所示： 本論文的主要內(nèi)容 設(shè)計(jì)內(nèi)容： 1. 了解脈沖電源 了解脈沖電源高頻化 交錯(cuò)并聯(lián)拓?fù)浠窘Y(jié)構(gòu)，特性和工作原理。 2. 基于 FPGA 編程實(shí)現(xiàn)交錯(cuò)倍頻控制的高精度 PWM 波。 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 4） FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn) 最小的器件之一。 實(shí)現(xiàn)高精度的 PWM波是通過(guò)研究數(shù)字“抖動(dòng)”的基本原理，以 FPGA為載體在 基于計(jì)數(shù)方式的數(shù)字 PWM上使用數(shù)字“抖動(dòng)”來(lái)提高 DPWM的精度，精度達(dá)到 500ps。提高了電源的開(kāi)關(guān) 頻率，能夠提高電源的功率密度，降低損耗 。運(yùn) 用新型電力電子器件配合高頻逆變技術(shù)，有利于克服目前功率 器件和磁性材料輸出功率的局限性，并且可以通過(guò)變壓器并聯(lián)方式提高單臺(tái)電源 輸出功率，或者通過(guò)電源單元串并聯(lián)提高系統(tǒng)總輸出功率。 高頻脈沖電源的電路拓?fù)浼肮ぷ髟? 高頻脈沖電源的電路拓?fù)淅昧私诲e(cuò)并聯(lián)的拓?fù)浣Y(jié)構(gòu)，實(shí)現(xiàn)輸出頻率為輸入頻率的二倍，以此倍頻的方式來(lái)實(shí)現(xiàn)高頻情況。其并聯(lián)運(yùn)行可能有 三種情況 :步 ,則整個(gè)系統(tǒng)特性類(lèi)似于單個(gè)模塊 ,如圖 1(a)。 作在相同的頻率下 ,各個(gè)模塊的開(kāi)關(guān)控制信號(hào)彼此交錯(cuò) ,如圖 1(c)。 由以上分析可知 ,交錯(cuò)并聯(lián)電源系統(tǒng)是指并聯(lián)運(yùn)行的各電源模塊的控制信號(hào)頻率相同 ,相角互相錯(cuò)開(kāi)的并聯(lián)運(yùn)行模式。②交錯(cuò)并 田 晨：大功率脈沖變換器高頻化技術(shù)研究 第 10 頁(yè) 聯(lián)拓?fù)涞碾妷涸鲆婧蛦蝹€(gè)模塊相同 ,通過(guò)對(duì)單個(gè)模塊占空比的控制實(shí)現(xiàn)交錯(cuò)拓?fù)漭敵鲭妷旱木_調(diào)節(jié)。通過(guò)合理的設(shè)計(jì)可以使輸出電流紋波幅值接近于或等于零 ,實(shí)現(xiàn)零紋波輸出。 具體的電路圖如下： 每個(gè)橋臂有 2 個(gè) MOSFET 管子控制，每個(gè)橋臂上的管子均是分時(shí)工作，在 該圖的情況下，設(shè)置 Q1a 和 Q4a 管首先導(dǎo)通，導(dǎo)通角度均設(shè)定為 [0 90]，接著設(shè)置 Q1b 和 Q4b 管導(dǎo)通，導(dǎo)通角度設(shè)置為 [90 180]，再接著是 Q3a 和 Q2a 管導(dǎo)通，其導(dǎo)通角度為 [180 270]，最后是 Q3b 和 Q2b 管導(dǎo)通，其導(dǎo)通角度為 [270 360]。 假定電路中各元器件為理想器件且負(fù)載工作在諧 振狀態(tài)。圖 36 給出了電路一個(gè)周期內(nèi)工作時(shí)的理論分析波形，圖37 給出了各個(gè)工作模態(tài)的等效電路。 模態(tài) 2： [1t ~ 2t ] 在 t= 時(shí)刻， Q2a 和 Q3a 同時(shí)導(dǎo)通，電流向?yàn)?:Q3a— R— Q2a，在 t= 時(shí)刻，Q2 和 Q3 同時(shí)實(shí)現(xiàn)零電流關(guān)斷。 模態(tài) 4： [3t ~ 4t ] 在 t= 時(shí)刻， Q3b 和 Q2b 同時(shí)導(dǎo)通，電流流向?yàn)椋?Q3b— R— Q2b,在 t= 時(shí)刻， Q2 和 Q3 實(shí)現(xiàn)同時(shí)關(guān)斷。負(fù)載諧振頻率是開(kāi)關(guān)管工作頻率的二倍，極大的提高了輸出頻率 ，充分說(shuō)明了此控制方法的優(yōu)越性。三相整流橋進(jìn)線電壓為 Us=380V，則整流橋的輸出電壓為 dU ==*220=514. 8V，根據(jù)最大輸出功率為 10kW，設(shè)整流器、逆變器以及高頻變壓器的效率都為 90%，并假設(shè)電源的功率因數(shù)為 ，整流橋的輸出電流為 : ?*0dd UpI ?= )(***220* 10 4 A? 流過(guò)整流二極管的平均電流為 : )(* * 1 AII dvd ??? 為安全起見(jiàn)，整流橋額定電流應(yīng)是正常使用時(shí)工作電流的 至 2 倍，其額定電流應(yīng)為 : DNI =（ ~2） * vdI =（ ~2） *=~（ A） 考慮判電網(wǎng)電壓的峰值及電壓擾動(dòng)等偶然因索會(huì)產(chǎn)生很涌電壓，可選取整流二極管的反向阻斷電壓為電 網(wǎng)峰值電壓的兩倍，即 : )(1 0 7 53 8 0*2*2 VU R ?? 所以選取耐壓值為 1200V 額定電流為 200A 的日本三社公司的二極管整流橋模塊DF200AA 120 對(duì)主電路的拓?fù)溥M(jìn)行仿真及結(jié)果分析 結(jié)果如下： 西安理工大學(xué)本科生畢業(yè)設(shè)計(jì)（論文 ） 第 13 頁(yè) 由上圖可知 : MOSFET 管（ 1 和 7,3 和 5,2 和 8,4 和 6）分時(shí)工作，其各自占空比如 1 圖所示。 田 晨：大功率脈沖變換器高頻化技術(shù)研究 第 14 頁(yè) 第 3 章 高精度 PWM 波的產(chǎn)生 數(shù)字開(kāi)關(guān)電源已逐漸成為一個(gè)發(fā)展趨勢(shì)。目前，數(shù)字控制技術(shù)中，數(shù)字 PWM 的精度、 ADC采樣精度和數(shù)字控制系統(tǒng)的建模 等問(wèn)題是研究的主要方向。 PWM 實(shí)質(zhì)上是把幅度值轉(zhuǎn)換成時(shí)間值， 控制主電路開(kāi)關(guān)的導(dǎo)通和關(guān)斷，以調(diào)節(jié)輸出電壓。 DPWM 數(shù)字 PWM 波，即 DPWM,其原理與研究現(xiàn)狀有四種，分別如下： DPWM DPWM 的作用就是將 2 進(jìn)制表示的數(shù)字轉(zhuǎn)化成為有一定占空比的時(shí)間脈沖信號(hào)來(lái)控制功率管的開(kāi)與關(guān)。在一次開(kāi)關(guān)周期內(nèi)通 過(guò) DPWM 自己內(nèi)部的高頻計(jì)數(shù)器數(shù)值與輸入的占空比數(shù)值相比較，來(lái)控制翻轉(zhuǎn)輸出信號(hào)實(shí)現(xiàn)功能。 式 (41)表示著系統(tǒng)的開(kāi)關(guān)頻率和 DPWM 計(jì)數(shù)器的頻率關(guān)系。于此同時(shí)，需要的系統(tǒng)計(jì)數(shù)頻率隨著 DPWM 位數(shù)的提高而成指數(shù)關(guān)系上漲。這樣高的頻率是不能接受的。為了解決系統(tǒng)對(duì) DPWM 精度要求與過(guò)高的技術(shù)頻率直接的矛盾，數(shù)字電源的先驅(qū)們?cè)O(shè)計(jì) 西安理工大學(xué)本科生畢業(yè)設(shè)計(jì)（論文 ） 第 15 頁(yè) 了幾種其他形式的 DPWM 結(jié)構(gòu) 2，延遲式 DPWM 不使用高頻時(shí)鐘的最直接的方法就是使用延遲線。整條延遲鏈延遲長(zhǎng)度應(yīng)該為一個(gè)開(kāi)關(guān)周期。但是隨著 DPWM 位數(shù)的提高，延遲鏈的面積也按照指數(shù)形式上漲，難以接受全部使用延遲所帶來(lái) 的面積代價(jià)。 3，混合式 DPWM 在 2022 年科羅拉多大學(xué)的數(shù)字電源先驅(qū)提出了一種混合的 DPWM 結(jié)構(gòu)。輸入的占空比被分解成為高低兩部分。其中計(jì)數(shù)器使用的時(shí)鐘來(lái)源就是自振蕩的信號(hào)，無(wú)需外圍時(shí)鐘資源，在精度和高頻時(shí)鐘之間做了很好的折衷。在占空比低位信號(hào)選通的脈沖信 號(hào)通過(guò)高位比較器控制的與門(mén)后清零觸發(fā)器，功率管關(guān)斷。 數(shù)字“抖動(dòng)”是基于輸出電壓平均值的原理。圖 2示出數(shù)字“抖動(dòng)“示意圖。 即式中 DPWMN —— — DPWM模塊輸入數(shù)字量的位數(shù) inU —— — 輸入電壓 同理，可實(shí)現(xiàn) 1/2個(gè) LSB和 3/4個(gè) LSB。 兩位數(shù)字“抖動(dòng)”的輸出電壓最小變化量為： ininm in 2 12 141 UUU D IT H E RD P W MD P W M NNNo ????? 對(duì)比： inNo UU D PW M eff_2 1m in ?? 式中 effN _DPWM ——— 輸入數(shù)字量的等效有效位數(shù)， effN _DPWM = DPWMN + ditherN ditherN ——— 數(shù)字“抖動(dòng)”的位數(shù) 由式（ 3）可見(jiàn)， ditherN 的數(shù)字“抖動(dòng)”可使 DPWM模塊的有效位數(shù)增加 ditherN 位。圖 4示出數(shù)字“抖動(dòng)”的實(shí)現(xiàn)框圖。表 1給出 ditherN =2位時(shí)數(shù)字“抖動(dòng)”生成方式的查找表。要 在 FPGA上實(shí)現(xiàn)數(shù)字“抖動(dòng)”，需配置 ditherN 程序 根據(jù)數(shù)字抖動(dòng)的實(shí)現(xiàn)框圖，如下： 田 晨：大功率脈沖變換器高頻化技術(shù)研究 第 18 頁(yè) 編譯相關(guān)程序?yàn)椋? 西安理工大學(xué)本科生畢業(yè)設(shè)計(jì)（論文 ） 第 19 頁(yè) 原理 田 晨：大功率脈沖變換器高頻化技術(shù)研究 第 20 頁(yè) 在 QuartusⅡ開(kāi)發(fā)環(huán)境下設(shè)計(jì) 基于 QuarterII 的設(shè)計(jì)流程 西安理工大學(xué)本科生畢業(yè)設(shè)計(jì)（論文 ） 第 21 頁(yè) 模型搭建 田 晨：大功率脈沖變換器高頻化技術(shù)研究 第 22 頁(yè) 仿真過(guò)程及分析