基于epp模式的數(shù)據(jù)采集卡系統(tǒng)設(shè)計(jì)-在線瀏覽
2025-03-05 10:43本頁面
【正文】 84定義了5種工作模式: ⑴、SPP模式：Standard Parallel Port標(biāo)準(zhǔn)并行接口，也稱為Compatibility 兼容模式。⑷、EPP模式：Enhanced Parallel Port增強(qiáng)并行接口，允許任一方向的高速字節(jié)傳輸。符合IEEE 1284標(biāo)準(zhǔn)的并口，使用設(shè)備ID（Device identification sequence）來實(shí)現(xiàn)即插即用（Plug and Play）配置，使并口更易于使用[1]。串口叫做串行接口，現(xiàn)在的PC 機(jī)一般有兩個(gè)串行口COM 1 和COM 2 。雖然這樣速度會(huì)慢一些，但傳送距離較并行口更長，因此若要進(jìn)行較長距離的通信時(shí)，應(yīng)使用串行口。RS23RS422與RS485都是串行數(shù)據(jù)接口標(biāo)準(zhǔn)，最初都是由電子工業(yè)協(xié)會(huì)（EIA）制訂并發(fā)布的，RS232被定義為一種在低速率串行通訊中增加通訊距離的單端標(biāo)準(zhǔn)。RS422由RS232發(fā)展而來，它是為彌補(bǔ)RS232之不足而提出的，為改進(jìn)RS232通信距離短、速率低的缺點(diǎn)，RS422定義了一種平衡通信接口，將傳輸速率提高到10Mb/s，傳輸距離延長到4000英尺（速率低于100kb/s時(shí)），并允許在一條平衡總線上連接最多10個(gè)接收器。為擴(kuò)展應(yīng)用范圍，EIA又于1983年在RS422基礎(chǔ)上制定了RS485標(biāo)準(zhǔn)，增加了多點(diǎn)、雙向通信能力，即允許多個(gè)發(fā)送器連接到同一條總線上，同時(shí)增加了發(fā)送器的驅(qū)動(dòng)能力和沖突保護(hù)特性，擴(kuò)展了總線共模范圍，后命名為TIA/EIA485A標(biāo)準(zhǔn)[2]。這是近幾年逐步在PC 領(lǐng)域廣為應(yīng)用的新型接口技術(shù)。目前已經(jīng)在各類外部設(shè)備中廣泛的被采用。EPP協(xié)議及其信號(hào)定義 EPP協(xié)議與其端口定義EPP 協(xié)議源于Intel Xir 和Zenith 數(shù)據(jù)系統(tǒng)。EPP 協(xié)議為并行口外圍設(shè)備帶來了許多便利,它極大地改善了PC 機(jī)并行口的數(shù)據(jù)傳輸率,使用EPP 協(xié)議,系統(tǒng)可以獲得500K～2MB/ S 的傳輸速率,這種情況下,并行口外設(shè)近似于在ISA 即插即用卡相同的性能水平下工作,從一個(gè)與并行口相連的設(shè)備獲得這種等級(jí)的數(shù)據(jù)傳輸能力是EPP 協(xié)議的主要特征之一。該協(xié)議定義的并行口更象一個(gè)開放的總線,給用戶提供了強(qiáng)大的功能和靈活的設(shè)計(jì)手段。這種“速率匹配”對(duì)主機(jī)和外圍設(shè)備都是透明的。另外在應(yīng)用EPP 時(shí),需要在計(jì)算機(jī)的BIOS 設(shè)置中將并口模式設(shè)成EPP 方式。基地址開始的三個(gè)低位寄存器主要是為了保證和SPP兼容。（1）EPP寫操作時(shí)序如圖21[3]所示。（2）EPP讀操作時(shí)序如圖22[3]所示。 t1 t2 t3 t4 t5 t6 t7 t1 t2 t3 t4 t5 t6 t7 圖21 數(shù)據(jù)/地址寫周期時(shí)序 圖22 數(shù)據(jù)/地址讀周期時(shí)序 2．3 EPP端口寄存器EPP接口除了保留SPP的3個(gè)端口寄存器以外，還新增了5個(gè)端口寄存器，如表22[7]所示。EPP寄存器定義地 址端口名稱方表24[7] EPP控制端口寄存器DIRIRQENASTRBINITDSTRBWRITEDIR：方向位（1輸入，0輸出）；IRQEN：中斷使能位（1有效）；ASTRB：地址選通位（0有效）；INIT：初始化（1有效）；DSTRB：數(shù)據(jù)選通位（0有效）；WRITE：讀/寫狀態(tài)位（0：寫，1：讀）圖23[4] 并口外型連接圖nW為讀寫輸出信號(hào)nWrite，nD為數(shù)據(jù)輸出信號(hào)nDatastb，nA為地址輸出信號(hào)。單通道轉(zhuǎn)換時(shí)間116us；分辨率為8 位,帶有三態(tài)輸出鎖存器,轉(zhuǎn)換結(jié)束時(shí),可由CPU 打開三態(tài)門,讀出8 位的轉(zhuǎn)換結(jié)果。ADC0809 的數(shù)據(jù)輸出結(jié)構(gòu)是內(nèi)部有可控的三態(tài)緩沖器,所以它的數(shù)字量輸出信號(hào)線可以與系統(tǒng)的數(shù)據(jù)總線直接相連。當(dāng)OE 為低電平時(shí),三態(tài)緩沖器處于阻斷狀態(tài),內(nèi)部數(shù)據(jù)對(duì)外部的數(shù)據(jù)總線沒有影響。其芯片電路圖如圖31[5]所示，內(nèi)部邏輯結(jié)構(gòu)圖如圖32[5]所示。本設(shè)計(jì)的參數(shù)與要實(shí)現(xiàn)的功能如下：8路模擬信號(hào)輸入；輸入177。 設(shè)計(jì)原理采集卡的原理圖如圖41所示，其工作原理如下：（1） 首先輸入模擬信號(hào)通過采集卡的模擬部分，該部分主要由運(yùn)算放大器構(gòu)成，可對(duì)信號(hào)進(jìn)行放大并將雙極性信號(hào)轉(zhuǎn)換成單極性信號(hào)以便于A/D轉(zhuǎn)換器輸入。由于計(jì)算機(jī)在并口工作方式下數(shù)據(jù)傳送速率不是太快，因此大多在數(shù)據(jù)采集卡上設(shè)計(jì)RAM，將數(shù)據(jù)暫時(shí)存放在采集卡上，待一次采集結(jié)束后將數(shù)據(jù)從采集卡的存儲(chǔ)器讀入到計(jì)算機(jī)。（4） 所有控制信號(hào)的輸入和輸出都通過時(shí)序邏輯控制部分進(jìn)行。計(jì)算機(jī)也需要知道外設(shè)的狀態(tài)，因此需要將外設(shè)的某些狀態(tài)信號(hào)輸入到計(jì)算機(jī)。模擬信號(hào)模擬部分A/D轉(zhuǎn)換器鎖存器存儲(chǔ)器地址發(fā)生器 時(shí)序 邏輯控制控制信號(hào)輸出狀態(tài)信號(hào)輸入 數(shù)據(jù)緩沖器并 口 總 線時(shí)鐘產(chǎn)生控制電 路時(shí)鐘控制時(shí)鐘輸出 圖41 采集卡的原理方框圖采集卡的各個(gè)模塊設(shè)計(jì)一般傳感器的輸出信號(hào)都比較微弱，要將該微弱信號(hào)轉(zhuǎn)換成有用的信號(hào)以便于后期使用，就要加入信號(hào)調(diào)理電路，其作用是進(jìn)行信號(hào)放大和去除干擾等。比例放大電路主要對(duì)輸入信號(hào)進(jìn)行適當(dāng)放大，由圖51中運(yùn)算放大器U1成。 圖51 模擬信號(hào)放大電路 A/D轉(zhuǎn)換電路本設(shè)計(jì)中所使用的A/D轉(zhuǎn)換電路芯片是ADC0809，ADC0809是一種8路輸入單片模數(shù)轉(zhuǎn)換器件，采用逐位逼近式A／D轉(zhuǎn)換原理，它的輸出輸人接口全部為TTL電平，數(shù)據(jù)輸出口線為三態(tài)，可以直接接到微機(jī)系統(tǒng)總線上，而無需另加I／O接口芯片。ADDA，ADDB，ADDC三個(gè)管腳用來選擇輸入的信道。ADC0809在本設(shè)計(jì)電路中主要信號(hào)引腳連接說明如下： 地址輸入和控制線 ：地址輸入和控制線共4 條，其中ADDA、ADDB 和ADDC 為地址輸入線，用于選擇IN0IN7 上哪一路模擬電壓送給比較器進(jìn)行A/D 轉(zhuǎn)換。當(dāng)ALE 線為高電平時(shí)，ADDA、ADDB和ADDC 三條地址線上地址信號(hào)得以鎖存，經(jīng)譯碼器控制八路模擬開關(guān)通路工作。表51[5] 通道選擇表數(shù)字量輸出及控制線：START 為“啟動(dòng)脈沖”輸入線，上升沿清零，下降沿啟
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1