存儲(chǔ)器原理與接口ppt課件-在線瀏覽
2025-02-22 09:50本頁(yè)面
【正文】 ns 可靠性 可靠性是用平均故障間隔時(shí)間來(lái)衡量（ MTBF, Mean Time Between Failures） 功耗 功耗通常是指每個(gè)存儲(chǔ)元消耗功率的大小 二、主存儲(chǔ)器的基本組成 MOS型器件構(gòu)成的 RAM，分為靜態(tài)和動(dòng)態(tài) RAM兩種，靜態(tài) RAM通常有 6管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)電路靜態(tài)存儲(chǔ)單元，動(dòng)態(tài) RAM通常用單管組成基本存儲(chǔ)電路。 控制邏輯電路：接收片選信號(hào) CS及來(lái)自 CPU的讀/寫(xiě)控制信號(hào)，形成芯片內(nèi)部控制信號(hào)，控制數(shù)據(jù)的讀出和寫(xiě)入 (雙向 )。 譯碼器 譯碼器 矩陣譯碼電路 行線 列線 地址線 地址線 一 、 8086CPU的管腳及功能 8086是 16位 CPU。由于受當(dāng)時(shí)制造工藝的限制，部分管腳采用了分時(shí)復(fù)用的方式，構(gòu)成了 40條管腳的雙列直插式封裝 、 8086CPU總線產(chǎn)生 二、 8086的兩種工作方式 最小模式： 系統(tǒng)中只有 8086一個(gè)處理器，所有的控 制信號(hào)都是由 8086CPU產(chǎn)生。在系統(tǒng)規(guī)模比較大 的情況下，系統(tǒng)控制信號(hào)不是由 8086直 接產(chǎn)生，而是通過(guò)與 8086配套的總線控 制器等形成。 在 T1狀態(tài)（ 地址周期 ） AD15～ AD0上為地址信號(hào)的低 16位 A15～ A0；在 T2 ～ T4狀態(tài) （ 數(shù)據(jù)周期 ） AD15～ AD0 上是數(shù)據(jù)信號(hào) D15～ D0。 在總周期的 T1狀態(tài) A19/S6～ A16/S3上是地址的高 4位 。 機(jī)器周期：時(shí)鐘周期 總線周期：對(duì)內(nèi)存或?qū)?I/O接口的一次操作的時(shí) 間 指令周期：指令執(zhí)行的時(shí)間 MOV [2022H], AX 地址周期 數(shù)據(jù)周期 BHES4 S3 當(dāng)前正在使用的段寄存器 0 0 ES 0 1 SS 1 0 CS或未使用任何段寄存器 1 1 DS 三態(tài)緩沖的 8位數(shù)據(jù)鎖存器 74LS373 (8282) A、 CP正脈沖， D?Q B、 CP為零，保持 C、 /OE=0， O0輸出；否則高阻 ALE(Address Latch E
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1