[工學]第2章門電路-在線瀏覽
2024-12-03 18:44本頁面
【正文】 ≥ 1uA uBuYD1 D20 V 0V0 V 5 V5 V 0 V5 V 5V0V4 . 3 V4 . 3 V4 . 3 V截止 截止截止 導通導通 截止導通 導通A B Y0 00 11 01 10111Y=A+B 二極管或門 A β = 3 0+5 V Y電路圖1邏輯符號A Y1k Ω4 . 3 k Ω① uA＝ 0V時，三極管截止， iB＝ 0， iC＝ 0，輸出電壓 uY＝ VCC＝ 5V ② uA＝ 5V時 ， 三極管導通 。輸出電壓 uY＝ UCES＝ 。 輸出電壓為 uY＝ VDD＝ 10V。輸出電壓為 uY≈0V。 uY≈5―― ＝ T4ABR13k ΩT3T2T1YR4100 Ω+ VCC(+ 5 V )T5R2750 Ω R3360 Ω R53k Ω0 .7 V0 .7 V+++0 .3 V+0 .3 V ② 輸入信號全為 1：如 uA=uB= 則 uB1=， T T5導通， T T4截止 輸出端的電位為： uY=UCES＝ 輸出 Y為低電平。 74 L S 00 的引腳排列圖VCC 3 A 3 B 3 Y 4 A 4 B 4 Y 1 A 1 B 1 Y 2 A 2 B 2 Y G N D 14 13 1 2 1 1 1 0 9 874 L S 20 1 2 3 4 5 6 7VCC 2 A 2 B NC 2 C 2 D 2 Y 1 A 1 B NC 1 C 1 D 1 Y G N D74 L S 20 的引腳排列圖 14 13 1 2 1 1 1 0 9 874 L S 00 1 2 3 4 5 6 774LS00內含 4個 2輸入與非門，74LS20內含 2個 4輸入與非門。 ② A=1時， T T5導通， T T4截止， Y=0。2T 39。1TTL 或非門電路① A、 B中只要有一個為 1，即高電平，如 A＝ 1，則 iB1就會經過 T1集電結流入 T2基極，使 T T5飽和導通，輸出為低電平，即 Y＝ 0。B1均分別流入 T T39。 T5均截止， T T4導通，輸出為高電平，即 Y＝ 1。2T 39。1TTL 與或非門電路① A和 B都為高電平（ T2導通）、或 C和 D都為高電平（ T‘2導通）時，T5飽和導通、 T4截止，輸出 Y=0。 DCBAY ????TTL與或非門 與門 AB ABamp。 YAB A + B≥ 1 1或門 AB ≥ 1 YY=A+B=A+B 異或門 ABamp。amp。 ① A、 B不全為 1時， uB1=1V， T T3截止， Y=1。 BAY ??外接電阻 R的取值范圍為： ILOLOLCCmIIUV?? m a xIHOHOHCCmInIUV?? m i n≤ R ≤OC門 TTL集電極開路門和三態(tài)門 TSL門 國標符號T4AR13k ΩT3T2T1YR4100 Ω+ VCC( + 5 V )T5R2750 ΩR3360 ΩR53k ΩAEamp。 結論：電路的輸出有高阻態(tài)、高電平和低電平 3種狀態(tài)。 TSL門的應用： G1總線ABE1ENY1EN1AE1ENB1EN1 1ENE1 A1 1ENE2 A2 1ENEn An…(a ) 多路開關 (b ) 雙向傳輸 (c ) 單向總線G1G2G1G2G2 G n① 作多路開關：E=0時，門 G1使能， G2禁止，Y=A； E=1時，門 G2使能， G1禁止， Y=B。 ③ 構成數據總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個 TSL門處于工作狀態(tài)，而其余 TSL門均處于高阻狀態(tài)，這樣總線就會輪流接受各 TSL門的輸出。 ② 74H：高速系列，是在 74系列基礎上改進得到的，其典型電路與非門的平均傳輸時間 tpd＝ 6ns，平均功耗 P＝ 22mW。 ④ 74LS：低功耗肖特基系列，是在 74S系列基礎上改進得到的，其典型電路與非門的平均傳輸時間 tpd＝ 9ns，平均功耗 P＝ 2mW。 T
教學課件相關推薦
鄂ICP備17016276號-1