【正文】 示， 數(shù)字電壓表系統(tǒng)由 A/D 轉(zhuǎn)換控制模塊、數(shù)據(jù)轉(zhuǎn)換模塊、動態(tài)掃描與譯碼模塊三部分構(gòu)成。 A/D 轉(zhuǎn)換器負責采集模擬電壓，轉(zhuǎn)換成 8 位數(shù)字信號送入 FPGA 的 A/D 轉(zhuǎn)換控制模塊， A/D 轉(zhuǎn)換控制模塊負責 A/D 轉(zhuǎn)換的啟動、地址鎖存、輸入通道選擇、數(shù)據(jù)讀取等工作，數(shù)據(jù)轉(zhuǎn)換模塊將 8 位二進制數(shù)據(jù)轉(zhuǎn)換成 16 位十進制 BCD 5 1 碼送入動態(tài)掃描與譯碼模塊，最后通過數(shù)碼管顯示當前電壓值。 分辨率是指 A/D 轉(zhuǎn)換器能分辨的最小模擬輸入量，通常用能轉(zhuǎn)換成的數(shù)字量的位數(shù)來表示，如 8 位、 10 位、 12 位、 16 位等。例如，對于 8 位 A/D 轉(zhuǎn)換器，當輸入電壓滿刻度為 5V時，其輸出數(shù)字量的變化范圍為 0～ 2^81，轉(zhuǎn)換電路對輸入模擬電壓的分辨能力為 5V/（ 2^81）＝ 。 如圖 所示為 ADC0809 芯片的封裝引腳圖，由圖可知芯片有 28 只引腳，采用雙列直插式的封裝。 ADC0809 對輸入的模擬量要求主要為：信號單極性，電壓范圍 0～ 5V。 ADDA 為低位地址， ADDC 為高位地址，組成 3 位二進制碼 000～ 111，分別選中 IN0～ IN7。 6 START—— 啟動轉(zhuǎn)換信號。在 A/D 轉(zhuǎn)換期間， START 保持低電平。 EOC=0，正在進行轉(zhuǎn)換； EOC=1， A/D 轉(zhuǎn)換完畢，常用作中斷申請信號。 OE=0，輸出數(shù)據(jù)線呈高阻態(tài)； OE=1，輸出轉(zhuǎn)換得到的數(shù)據(jù)。 ADC0809 內(nèi)部沒有時鐘電路，所需時鐘信號由外界提供，要求頻率范圍 10KHz～ 。為三態(tài)緩沖輸出形式。 GND—— 接地。 IN0～ IN7 是模擬信號的輸入端，通過 ADDC、 ADDB、 ADDA 地址選擇 信號來選擇模擬信號具體從哪個端口輸入，當 ALE 產(chǎn)生上升沿，地址信號就存入地址寄存器，下降沿時則開始 A/D 轉(zhuǎn)換； EOC 為低電平時表示 A/D 轉(zhuǎn)換進行中，高電平時表示 A/D 轉(zhuǎn)換結(jié)束； OE 位低電平時，輸出數(shù)據(jù)線高阻態(tài)，當 3OE 出現(xiàn)高電平，則打開三態(tài)輸出鎖存器，輸出八位數(shù)據(jù) D7～ D0。 如圖 所示為 A/D 控制模塊狀態(tài)轉(zhuǎn)換關(guān)系。 圖 狀態(tài) 轉(zhuǎn)換關(guān)系圖 設計程序如下： LIBRARY IEEE。 ENTITY adc IS port (din : IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 4 ale, start, oe, adda : OUT STD_LOGIC。 END adc。 SIGNAL c_state, n_state : states 。 8 SIGNAL lock : STD_LOGIC。139。 COM1: PROCESS(c_state, eoc) BEGIN CASE c_state IS WHEN st0 = ale=39。 start = 39。 lock = 39。 oe = 39。 n_state = st1。139。139。039。039。 WHEN st2 = ale = 39。 start = 39。 lock = 39。 oe = 39。 IF (eoc = 39。) THEN n_state = st3。 END IF。039。039。039。139。 WHEN st4 = ale = 39。 start = 39。 lock = 39。 oe = 39。 n_state = st0。 END CASE。 COM2 : PROCESS(clk) BEGIN IF (clk39。139。 END IF。 LATCH1 : PROCESS(lock) BEGIN 9 IF (lock39。139。 END IF。 END behave。 A/D 轉(zhuǎn)換控制模塊的波形仿真圖如圖 所示，上電瞬間， c_state 處于 st0初始狀態(tài)，時序控制信號 start、 oe、 ale 輸出為 0；第一個 clk 脈沖，狀態(tài)轉(zhuǎn)換為st1， start 置 1，此時內(nèi)部寄存器清零， oe=0， ale=1，對模擬啟動采樣；第 2 個clk 脈沖，進入 st2 狀態(tài)， start 產(chǎn)生下降沿開始 A/D 轉(zhuǎn)換， oe=0， ale=0，此時若eoc=1，表示 A/D 轉(zhuǎn)換完成，可以進入 st3 狀態(tài)；第 3 個 clk 脈沖，進入 st3 狀態(tài)，statrt=0， ale=0， oe 置高電平，打開三態(tài)輸出鎖存器，允許轉(zhuǎn)換數(shù)據(jù)輸出；第 4個 clk 脈沖，進入 st4 狀態(tài)，轉(zhuǎn)換數(shù)據(jù)被穩(wěn)定的鎖存在鎖存器中。 在 MAXPLUSⅡ平臺上實現(xiàn)的 A/D 轉(zhuǎn)換控制模塊的符號如圖 所示。 3．數(shù)據(jù)轉(zhuǎn)換模塊 ADC0809 是 8 位模數(shù)轉(zhuǎn)換器，它的輸出狀態(tài)共有 256 種，若信號為 0～ 5V電壓范圍，則每兩個狀態(tài)的電壓差值為 5/(2561)，約為 。 11 程序如下： LIBRARY IEEE。 USE 。 ENTITY bcd2 IS PORT(datain : IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 END bcd2。 SIGNAL sum1, sum2, sum3, sum4: STD_LOGIC_VECTOR(4 DOWNTO 0)。 8 BEGIN data1 =0000000000000000 WHEN datain(7 DOWNTO 4)=0000 ELSE 0000001100010100 WHEN datain(7 DOWNTO 4)=0001 ELSE 12 0000011000100111 WHEN datain(7 DOWNTO 4)=0010 ELSE 0000100101000001 WHEN datain(7 DOWNTO 4)=0011 ELSE 0001001001010101 WHEN datain(7 DOWNTO 4)=0100 ELSE 0001010101101001 WHEN datain(7 DOWNTO 4)=0101 ELSE 0001100010000010 WHEN datain(7 DOWNTO 4)=0110 EL