【正文】 存空間減少。 3)使微機系統(tǒng)的讀寫控制邏輯簡單。 端口 控制 邏輯 存儲器 (64KB) MPU MEMR MEMW IOR IOW R/W 控制 １６ ８ ＡＢ ＤＢ １６ ８ ８ ８ (256個 ) I/O 21 采用這種編址方式， MPU訪問 I/O端口必須采用專用 I/O指令。 由于系統(tǒng)需要的 I/O端口寄存器一般比存儲器單元要少得多，故選擇 I/O端口只需用 8～ 10根地址線即可。 隔離 I/O方式 22 3)要求 MPU必須提供存儲器和 I/O兩組讀寫控制信號， 增加了控制邏輯的復(fù)雜性。 2)I/O地址譯碼較簡單， I/O尋址速度較快； 1)存儲器全部地址空間都不受 I/O尋址影響； 2. 優(yōu)點： 隔離 I/O方式 23 80486的 I/O端口編址方式 80486對存儲器映象 I/O編址方式和隔離 I/O編址方式都提供了支持。 I/O地址空間 I/O指令 I/O保護(hù) 與隔離 I/O編址方式有關(guān)的幾個問題： 24 1. I/O地址空間 實際的 80X86系統(tǒng)中只用 A9～ A0這十根地址線對 I/O尋址，即只使用了 1K字節(jié)的 I/O空間。 80386/80486的 I/O地址空間，由 216(64K)個可獨立 尋址的 8位端口組成。 80486的 I/O端口編址方式 （ 1 32位端口的對準(zhǔn)、不對準(zhǔn)問題） 25 ? 為了保證 DMA控制器訪問存儲器時，不會同時選通 I/O空間 中相同地址的端口，一般在 I/O端口地址譯碼電路中還要加 一個限定信號 “AEN”，使得 DMAC訪問時， AEN=1，禁止 I/O 端口譯碼。為了與存儲器的訪問相區(qū)別，就要在 I/O 端口地址譯碼電路上加限定信號 IOR或 IOW，這兩個信號是 在執(zhí)行 IN指令或 OUT指令時自動產(chǎn)生的。 ； DX為 16位，故可間接 尋址 64K個 I/O端口。 （ 操作系統(tǒng)可以為每個任務(wù)指定一個 I/O特權(quán)級，存放在各任務(wù)的標(biāo)志寄存器副本的 IOPL字段中，與 I/O操作有關(guān)的指令只有在其當(dāng)前特權(quán)級高于指定的 I/O特權(quán)級時才允許執(zhí)行。 （ 80486為每個任務(wù)在內(nèi)存中建立一個任 務(wù)狀態(tài)段 (TSS)，其中在 TSS高地址端專門有一個 I/O允許位 映象區(qū)。） 80486為 I/O操作提供了兩種保護(hù)機制： 80486的 I/O端口編址方式 29 基于上述兩種 I/O保護(hù)機制， I/O訪問保護(hù)過程： （ 1） CPU先檢查是否滿足 CPL≤IOPL ，如滿足，則可訪問；如不滿足，再 （ 2）對相應(yīng)于要訪問端口的所有映象位進(jìn)行測試。 （例如雙字操作，要測試相鄰的 4位。 在虛擬 8086方式下，處理器不考慮 IOPL，只檢查I/O允許位映象。 31 ?程序查詢式 ?中斷驅(qū)動式 ?直接存儲器存取式 ?專用 I/O處理器式 還有一種最簡單的無條件傳送方式 延時等待式 。 I/O同步控制方式通常有四種： I/O同步控制方式 32 2） 硬件接口結(jié)構(gòu) 1）特點： I/O操作總是由 MPU通過程序查詢外設(shè) 的狀態(tài)來啟動，即總是 MPU主動， I/O被動。 地址譯碼 數(shù) 據(jù) +5V 準(zhǔn)備就緒 觸發(fā)器 Pd Di DB AB MPU IOR READY (狀態(tài) 信息 ) Ps (a)硬件結(jié)構(gòu) amp。 amp。軟件開銷大。 3) 優(yōu)點： ?接口簡單，硬件電路不多，查詢程序也不復(fù)雜。 具有中斷控制方式的輸入接口電路示意圖 2)接口電路結(jié)構(gòu) 輸入 設(shè)備 狀態(tài) 信號 數(shù)據(jù) 鎖存器 中斷請求 觸發(fā)器 三態(tài) 緩存器 系統(tǒng)數(shù)據(jù)總線 數(shù)據(jù) RDY D +5V Q amp。 缺點： 鑒于上述原因，如不是實時性要求很高、非使用中斷驅(qū)動式控制不可的地方，還是盡量用程序查詢式控制為好，或者把兩種控制方式結(jié)合起來。 I/O同步控制方式 37 ?I/O端口都必須通過 MPU中的 A累加器才能和存儲器交換信息。 前兩種方式共性： I/O同步控制方式 其結(jié)果，必然使數(shù)據(jù)傳輸速度受到很大限制。 1) 特點： ◆ I/O 端口直接與存儲器交換信息，無需經(jīng)過 A累加器。 因此速度可大大提高。 DMAC具有通過三大總線獨立訪問存儲器與I/O端口的能力。 I/O同步控制方式 40 DMAC通常有三種從 MPU接管總線的方式： ?竊取 MPU空閑時間 ——利用 MPU在指令周期的某些時間段 不使用總線的間隙插入 DMA操作 ?使 MPU暫時放棄總線控制權(quán) ——微機系統(tǒng)中普遍采用的方法 ?暫停 MPU時鐘脈沖 ——強迫 MPU立即停止工作 41 第一種方式下 DMA操作過程示意 : 地址總線 數(shù)據(jù)線 (a)DMA請求階段 存儲器 外部設(shè)備 MPU DMAC HOLD DMAREQ (c)傳送結(jié)束階段 存儲器 外部設(shè)備 MPU DMAC INT 計數(shù)到 (b)DMA響應(yīng)和傳數(shù)階段 MPU DMAC HLDA 存儲器 外部設(shè)備 DMAACK IOR/IOW MEMW/MEMR I/O同步控制方式 42 DMAC的典型結(jié)構(gòu) : 系統(tǒng) AB,DB IOR/IOW MEMR/MEMW BUSRQ BUSAK INT 級 聯(lián) 線 總線 控制 邏輯 內(nèi) 總 線 優(yōu)先權(quán) 編碼 與 總線 判決器 通道 1 地址寄存器 字節(jié)寄存器 控制寄存器 狀態(tài)寄存器 通道 2 通道 3 數(shù)據(jù)鏈接 寄存器 DMARQ1 DACK1 DMARQ2 DACK2 DMARQ3 DACK3 總線 接口 I/O同步控制方式 下節(jié) 43 DMAC各組成部分的基本功能： 1)地址寄存器 ——包括源地址和目的地址的寄存器，用于數(shù) 據(jù)塊傳送時尋址。 DMA操作之前： 在 CPU控制下將源地址和目的地址 分別裝入 DMAC的源地址和目的地 址寄存器。 I/O同步控制方式 back 44 2)字節(jié)計數(shù)器 ——用于控制傳送數(shù)據(jù)塊的長度 3)控制 /狀態(tài)寄存器 ——控制寄存器用于選擇 DMA的操作類型、工 作方式、傳送方式和有關(guān)參數(shù)。 這種選擇通過 CPU在 DMA操作之前向控制寄 存器寫入相應(yīng)的控制字來實現(xiàn)。 back 45 4)總線接口和總線控制邏輯 主要用途： DMA傳送之前：接受來自 CPU的控制字和根據(jù)外部 /內(nèi) 部 DMA請求向 CPU轉(zhuǎn)發(fā)總線請求 DMA操作期間：進(jìn)行定時和發(fā)出讀寫控制信號 DMA操作結(jié)束后：向 CPU發(fā)出中斷申請和狀態(tài)信息 I/O同步控制方式 back 46 5)優(yōu)先權(quán)編碼與總線仲裁器 ——用于解決 DMAC內(nèi)部多通道間的總線訪問沖突。 6)數(shù)據(jù)鏈接寄存器 ——用于提供數(shù)據(jù)塊傳送的 “鏈接 ”手段，實現(xiàn)數(shù)據(jù)自動鏈接再啟動，達(dá)到大塊數(shù)據(jù)連續(xù)傳送的目的。 I/O同步控制方式 back 47 DMAC同步控制方式的優(yōu)缺點： 優(yōu)點： ?I/O響應(yīng)時間短 ?數(shù)據(jù)傳送速率高 ?CPU額外開銷小 ?硬件復(fù)雜，成本較高 缺點： I/O同步控制方式 48 I/O處理器式控