[理學(xué)]微機(jī)接口第2章總線-在線瀏覽
2024-12-03 21:13本頁(yè)面
【正文】 第 2章 總線接口 總線帶寬與總線寬度和總線頻率的關(guān)系為： 總線帶寬或數(shù)據(jù)傳輸率 =(總線寬度 /8位 ) （總線頻率 /每個(gè)存取周期的時(shí)鐘數(shù)） 結(jié)論： 工作頻率越高則總線工作速度越快，也即總 線帶寬越寬。總線上的數(shù)據(jù)則在主控模塊的控制下進(jìn)行，從模塊則對(duì)地址譯碼，接受和執(zhí)行總線主模塊的命令，這時(shí)就存在通信問題。 第二章 總線接口 第 2章 總線接口 總線通信協(xié)議是通信的各方按照一定的約定進(jìn)行數(shù)據(jù)交換，主要用來解決信息傳輸?shù)拈_始和結(jié)束問題。 第 2章 總線接口 總線的傳輸過程 總線完成一次數(shù)據(jù)傳輸周期，一般分為四個(gè)階段： 第 2章 總線接口 總線通信協(xié)議 按照主從模塊之間數(shù)據(jù)傳輸過程中握手的不同方式總線通信協(xié)議分類： 1. 同步方式 2. 異步方式 3. 半同步方式 4. 分離方式 第 2章 總線接口 1. 同步方式： 同步總線所用的控制信號(hào)僅是一個(gè)時(shí)鐘信號(hào)，時(shí)鐘的上升沿和下降沿分別表示一個(gè)總線周期的開始和結(jié)束。 其優(yōu)點(diǎn)是由單一同步時(shí)鐘控制，數(shù)據(jù)傳送控制簡(jiǎn)單。如： 讀操作，寫操作等。 第 2章 總線接口 2. 異步方式： 不依賴于系統(tǒng)時(shí)鐘。 高速設(shè)備高速操作，低速設(shè)備低速操作。 第 2章 總線接口 2. 異步方式： 特點(diǎn)： 應(yīng)答關(guān)系互鎖。 數(shù)據(jù)的傳輸速率取決于從設(shè)備的速度，從而系統(tǒng)中可以容納不同速度的模塊。這樣，工作于半同步方式的總線，對(duì)快速設(shè)備就像同步方式一樣，只由時(shí)鐘信號(hào)單獨(dú)控制，實(shí)現(xiàn)主從之間的握手；對(duì)慢速設(shè)備，又像異步方式一樣，利用 READY控制信號(hào)使得傳輸周期延長(zhǎng)至?xí)r鐘周期的整數(shù)倍。 例如 IBM PC/XT總線。 第 2章 總線接口 4 分離方式 ： 從主模塊發(fā)出地址和讀 /寫命令開始，直到數(shù)據(jù)傳輸結(jié)束，系統(tǒng)總線完全由主模塊和從模塊占用。 為了充分利用這段總線空閑時(shí)間，將一個(gè)讀周期分解成為兩個(gè)分離的子周期。 待選中的從模塊準(zhǔn)備好數(shù)據(jù)后，啟動(dòng)第二個(gè)子周期， 由該模塊申請(qǐng)總線，獲準(zhǔn)后，將數(shù)據(jù)發(fā)向原要求數(shù)據(jù)的設(shè) 備，由該設(shè)備接收。這樣，把兩個(gè)獨(dú)立子周期之間的空閑時(shí) 間給系統(tǒng)中其他主模塊使用，從而大大提高了總線的利用 率，使系統(tǒng)的整體性能增強(qiáng)，尤其對(duì)多微機(jī)系統(tǒng)更加有 利。在近二、三十年的微機(jī)發(fā)展中，微機(jī)系統(tǒng)（ CPU）經(jīng)歷了由 4位、 8位、 16位、 32位、 64位等的發(fā)展過程。 第二章 總線接口 第 2章 總線接口 總線性能的發(fā)展： 低端傳統(tǒng)總線： 支持 8位和 16位微機(jī)，依賴于 CPU，有的實(shí)際就是 CPU處理器引腳的延伸。有較好的兼容性。 P28 系統(tǒng)總線的類型 信號(hào)線標(biāo)準(zhǔn)所涉及的方面 常用的系統(tǒng)總線標(biāo)準(zhǔn) 第 2章 總線接口 STD總線 STD總線是在 1978年由美國(guó) PROLOG公司公布。是一種工業(yè)標(biāo)準(zhǔn)微機(jī)控制總線。 STD總線的引腳信號(hào)定義見書（ P30） 第 2章 總線接口 STD總線的主要特點(diǎn)： 1）可靠性高， 56條信息總線均有嚴(yán)格定義 2）采用小型的功能模塊概念，以功能來劃分模板。 4）布線規(guī)整，控制功能強(qiáng)。 第 2章 總線接口 PC／ XT總線是將 8088 CPU的引腳經(jīng)過 8282鎖存器、 8286發(fā)送接收器、 8288總線控制器、8259中斷控制器、 8237DMA控制器以及其他邏輯電路的重新驅(qū)動(dòng)和組合控制而形成的。用戶自行設(shè)計(jì)或購(gòu)買的與總線匹配的接口插件板就插在這些擴(kuò)展槽的插座上，又稱 A側(cè)為元件側(cè)， B側(cè)為焊接側(cè)。 I/O地址 A15~A0，最大 64K，在 PC及 XT機(jī)上實(shí)際使用 A9~A0， I/O范圍為 0000~03FFH。 第 2章 總線接口 控制線 21條 AEN： Address Enable，地址允許信號(hào) PC總線可由 CPU或 DMA控制器控制，當(dāng) DMAC控制總線時(shí)，它產(chǎn)生 AEN信號(hào)，用于禁止 CPU控制總線。 8259的 8個(gè)請(qǐng)求輸入端 IR7~IR0中 IRQ0被主板上的系統(tǒng)定時(shí)器占用、 IRQ1被鍵盤占用，因此， IRQ0和IRQ1不在 PC總線上出現(xiàn) ?PC/XT總線接口 第 2章 總線接口 控制線 21條 DRQ3~DRQ1： DMA請(qǐng)求信號(hào) DMA控制器 8237有四個(gè)通道，允許四個(gè)設(shè)備請(qǐng)求進(jìn)行DMA傳送，但通道 0用于 DRAM刷新，因此， DRQ0和 不在 PC總線上出現(xiàn) : DMA響應(yīng)信號(hào) ?PC/XT總線接口 第 2章 總線接口 控制線 21條 T/C：計(jì)數(shù)結(jié)束信號(hào) 一次 DMA請(qǐng)求可傳送多個(gè)字節(jié)，當(dāng)任一 DMA通道傳送結(jié)束時(shí)， T/C上出現(xiàn)高電平。當(dāng) I/O通道上的設(shè)備或存儲(chǔ)器的奇偶校驗(yàn)有錯(cuò)時(shí)，該信號(hào)有效。該信號(hào)為低電平時(shí)（未準(zhǔn)備好），使 CPU或 DMA插入等待周期。 PCI SIG是一個(gè)包括 Intl、 IBM、 Compaq、Apple和 DEC等 100多家公司在內(nèi)的組織集團(tuán)。 第 2章 總線接口 PCI總線的特點(diǎn) PCI是一種高速、高性能的局部總線，它可提供 32位或 64位的數(shù)據(jù)通道來支持多個(gè)外設(shè)，并與 CPU和時(shí)鐘工作頻率無關(guān)。傳輸速率為133MB/s，適用于 Pentium以上的微機(jī)，解決了圖形、視頻、音頻等多媒體應(yīng)用方面的需求。每個(gè) PCI設(shè)備必須提供 256字節(jié)的空間結(jié)構(gòu)，軟件利用這一結(jié)構(gòu)可以測(cè)定什么板插入了 PCI插槽，從而使軟件能夠自動(dòng)地為 PCI接口設(shè)置系統(tǒng)。 北橋芯片提供對(duì) CPU類型，主頻，內(nèi)存的類型，內(nèi)存的最大容量， PCI/AGP插槽等設(shè)備的支持。 南橋芯片 ： 南橋芯片負(fù)責(zé) I/O總線之間的通信，通過 P
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1