【正文】 T 和倍數(shù) length 的值設(shè)置為任意值。 vBLAsT編碼模塊 :vblastZ_3() 功能是將前端模塊送來的串行數(shù) 據(jù)按照垂直分層空時編碼原則轉(zhuǎn)換成兩路并行數(shù)據(jù)，發(fā)送給后端模塊處理。根據(jù) MC一 CDMA調(diào)制的基本原理，將整個調(diào)制過程分 為符號復(fù)制、擴(kuò)頻和 IFFT變換三個子模塊來實現(xiàn)。為了解決跨時鐘域的問題 ，本系統(tǒng)中利用 Altera的時鐘管理模塊設(shè)計了本系統(tǒng)所需要的時鐘控制模塊，生成各功能模塊所需的時鐘 。方框中的模塊為實現(xiàn)發(fā)射機(jī)功能的一級模塊，橢圓中的模塊為二級子模塊，菱形中的模 塊為三級子模塊 。 圖 2 發(fā)射機(jī) FPGA 實現(xiàn)的函數(shù)調(diào)用流程圖 信源建模 此處所述的信源 與實際所說的信源有一定差距，其主要 功能是利 用 線性移位 寄存器網(wǎng)絡(luò)產(chǎn)生 的偽隨機(jī)序列信號作為數(shù)據(jù)信號，以方便系統(tǒng)驗證 .該移位寄存器為 8級。 圖 3 為該 8級帶反饋的移位寄存器的結(jié)構(gòu)圖。程序中設(shè)定了 4 種寄存器初值， SEL 信號用于 選擇 不同的寄存器初值。在 程序中 可以設(shè)置該模塊可以生成的 隨 機(jī)序列 的最 短 長度 T，在調(diào) 用程 序是可以根據(jù) 需要 設(shè)置 T的初值。 圖 4 信源信號產(chǎn)生模塊的功能仿真結(jié)果。為實現(xiàn)高速信息的傳輸，可以采用多進(jìn)制數(shù)字調(diào)制方式來傳輸數(shù)據(jù)符號。在自適應(yīng)調(diào)制系統(tǒng)中，一般使用戶在理想信道條件下用較高階的調(diào)制方式，而在不太理想的信道條件下則用較低階的調(diào)制方式[28]，或者在用戶數(shù)較少時采用較高階的調(diào)制方式，而在用戶數(shù)較多時則用較低階的調(diào)制方式 [29]，來保證通信的可靠性和系統(tǒng)資源的有效利用。該調(diào)制解調(diào)模塊的工作原理如圖 5所示。 2 調(diào)制解調(diào)基本原理 調(diào)制解調(diào)原理 數(shù)字相移健控調(diào)制 (MPSK)技術(shù)是一類性能優(yōu)良的調(diào)制方式， M 值越大，頻率利用率就越高。 QPsK 信號的正弦波載波有 4 個可能的離散相位狀態(tài)，每個載波相位 攜帶 2 個二進(jìn)制符號，其信號表達(dá)式為 上述 QPSK信號的正交調(diào)制原理框圖如圖 6 所示。之后對兩路信號分別用正交載波調(diào)制，合成為 PS 信號。 表 1 載波相移量與輸入信息比特對的關(guān)系表 QPSK 的相干解調(diào)的原理框圖如圖 7 所示。 圖 7 QPSK 的相干解調(diào)的原理框圖 QPsK調(diào)制解調(diào)的 FPGA實 現(xiàn) 本文設(shè)計的 QPSK調(diào)制解調(diào)實現(xiàn)方案采用表 2 所示的符號映射規(guī)則。在 RTL編碼實現(xiàn)過程中，每個星座點(diǎn)以一個位寬為 16的二進(jìn)制數(shù)表示，該值的高 8 位與低 8 位分別表示映射點(diǎn)的實部和虛部 。 圖 8 QPSK 映射星座圖 圖 9 為使用 QPsK調(diào)制模塊的功能仿真結(jié)果。從圖中可以看到，當(dāng)輸入比特流 data為 {10— 00ll一 01_1000_11一00… }時，調(diào)制輸出結(jié)果 data為 { f010_1010f0f010f0f0101010f0f01010… }，采用表 2中的十六進(jìn)制補(bǔ)碼表示。 圖 9 QPSK 解調(diào)模塊的功能仿真 結(jié)果 3 16QAM 調(diào)制解調(diào)的 FPGA 實現(xiàn) 16QAM調(diào)制的設(shè)計實現(xiàn) 因為矩形 QAM 信號星座圖具有容易產(chǎn)生，容易解調(diào)且性能較好等特點(diǎn)，本系統(tǒng)中的 QAM 采用矩形星座圖的 16QAM。 16QAM 映射的實現(xiàn)過程，首先將串行的二進(jìn)制比特流串并轉(zhuǎn)換為兩路并行比特流，每一路分別采用格雷編碼映射，將多信號電平 值設(shè)置為士 lv，士 3v，星座點(diǎn)映射關(guān)系如表 3所示。根據(jù)表 3 中的星座點(diǎn)映射關(guān)系，得到 16QAM映射星座圖如圖 10所示。 圖 10 16QAM 映射星座圖 圖 11為輸入比特流為 {1110_0000_0010_0001_1010_… }時 ，使 用 16QAM調(diào)制模塊 的功能仿真 結(jié)果。 Clk 是比特流輸入時鐘 ，clk4 是調(diào)制符號輸出時鐘， clk4 是 clk 的 4 分煩 .模塊中 I， Q 兩 路的 符號 映列結(jié)果 組合 為個 16 位的 信號y0ut 輸出，與圖 10 的星座映射圖對 照可知該 16QAM調(diào)制 模塊仿真結(jié)果的 正確性。圖 12 為本文解調(diào)模塊的結(jié)構(gòu)圖。如圖 12 所示，首先判斷觀察值所屬的象限，之后在所確定的象限內(nèi)再利用最大似然的方法，逐一計算該觀察值與該象限內(nèi) 4 個映射點(diǎn)的歐式距離，調(diào)用排序模塊來計算此 4個距離中的最小值，確定與觀察值踐離最近的星座點(diǎn)，與圖 9的星座圖相對應(yīng)，該點(diǎn)的碼字即為該觀察值的符號判決結(jié)果 。對于觀察值坐落在坐標(biāo)軸上的特殊情況，本文中約定水平軸的正負(fù)半軸、垂直軸的 正負(fù)半軸分別屬于第 1，第 4，第 3,第 2象限。 表 4 16QAM 解調(diào)模塊的功能驗證數(shù)據(jù) 如表 4 所示，分別在四個象限內(nèi)各取一個觀察值，對該解調(diào)模塊進(jìn)行功能驗證，得到的仿真結(jié)果如圖13 所示。 圖 13 16QAM 解調(diào)模塊的功能仿真結(jié)果 4 64QAM 調(diào)制解調(diào)的 FPGA 實現(xiàn) 64QAM調(diào)制的設(shè)計實現(xiàn) 64QAM 映射的實現(xiàn)過程，首先將基帶信號經(jīng)過串并變換后轉(zhuǎn)換為兩路并行信號，每一路并行數(shù)據(jù)流的寬度為 3 比特，其中高位的 l 比特決定映射到哪一個象限，低位的 2 比特決定在每一個象限內(nèi)的映射位置，每一路分別采用格雷編碼技術(shù)。星座點(diǎn)映射關(guān)系如表 5所示。 圖 14 64QAM 的星座映射圖 從圖 14 可以看出，因為采用了格雷編碼，相鄰碼字之間只有 l 比特不同，圖 15 為輸入比特流為｛ 100111一 01011_101100_000000,．…｝時，使用 得到的 64QAM 調(diào)制模塊的功能仿真結(jié)果。 lk的作用下輸入，經(jīng)過串并變換和符號映射映射為數(shù)據(jù)符號在輸出時鐘 clk6 下輸出，時鐘 clk6 是時鐘 clk 的六分頻，這兩個時鐘都由系統(tǒng)的時鐘分頻模塊產(chǎn)生。 1,Q 兩路的符號映射結(jié)果組合后由一個 16 位的信號 yout 輸出，參照圖 14 的星座映射規(guī)則，可知該 64QAM 符號映射模塊仿真結(jié)果的正確性。與 16QAM 不同， 64QAM的星座圖點(diǎn)數(shù)較多，即使采用上節(jié)所述 16QAM 的不完全的最大似然方法，運(yùn)算復(fù)雜度和消耗的片上資源也比較多，所以對于 64QAM 的電平判決，通過根據(jù)倒推 64QAM 的星座映射規(guī)則，分別由觀察值的象限和實部、虛部的幅度值來判斷該映 射符號在星座圖上的位置。圖 16 為該判決規(guī)則的示意圖，按照上述映射規(guī)則，落在圖中陰影區(qū)域的點(diǎn)將映射為｛ 001011｝。當(dāng)該逆映射模塊接收到一個觀察值，首先取出該觀察值的實部、虛部的符號，并計算該觀察 值的實部、虛部的絕對值大小。得到映射符號的 6 位判決結(jié)果之后利用快時鐘將此 6 比特數(shù)據(jù)串行輸出。 圖 17 整個 64QAM 逆映射設(shè)計實現(xiàn)的 RTL 編碼流程 從圖 17 中可以看出，定時等待、取實部和虛部的符號與計算實部、虛部的絕對值的 RTL 代碼是并行執(zhí)行的，這也是 verilog 硬件描述語言的主要特點(diǎn)之一。如圖 18所示，通過判定觀察值的實部和虛部的符號來判定前兩個比特的值。若虛部為正，則第 2 個比特為 O，臺則第 2個比特為 1。實部的絕對值決定第 3,5比特的值，虎部的絕對值決定第 4,6 比特的值。 圖 19 64QAM 解調(diào) 3,4,5,6 比特的判定 RTL 編碼流程 分別在四個象限內(nèi)各取兩個觀察值，對該 64QAM 解調(diào)模塊進(jìn)行功能驗證。 圖 6 64QAM 解調(diào)校塊功能驗證數(shù)據(jù) 將表 6 中的觀察值作為輸入，得到的該 64QAM模塊的功能仿真結(jié)果如圖 20 所示。信號 yout為映射的符 號碼字，信號 dataout 為經(jīng)過并串變換之后的串行比特流輸出，信號 dv 為解調(diào)輸出信號有效的指示信號。 圖 20 64QAM 解調(diào)模塊的功能仿真結(jié)果 5 .MC 一 COMA 調(diào)制解調(diào)的硬件實現(xiàn) 在 MIMO 環(huán)境一「，為有效可靠地支持?jǐn)?shù)據(jù)速率為數(shù)十兆 bit/s 甚至數(shù)百兆 bit/s 的全 IP 高速分組數(shù)據(jù)傳輸，必須采用多載波并行傳輸技術(shù)。 方案設(shè)計 根據(jù) MC 一 CDMA 調(diào)制解調(diào)的基本原理，在本文的方案設(shè)計中將其調(diào)制過程劃分為符號復(fù)制，頻域擴(kuò)頻，載波調(diào)制三個功能模塊，解調(diào)過程劃分為載波解調(diào)，解擴(kuò)和頻域合并三個功能模塊。 圖 21 MC 一 CDMA 調(diào)制解調(diào)功能模塊框圖 根據(jù) 需求 ，本文設(shè)計方案的子載波數(shù)為 32，擴(kuò)頻碼由長度為 32的 OVSF 碼發(fā)生器產(chǎn)生，通過設(shè)置 OVSF碼發(fā)生器的參數(shù)，可以選擇 32種不同的碼字中的一種進(jìn)行擴(kuò)頻來區(qū)分不同用戶的數(shù)據(jù)。從圖中可以看到，調(diào)制器與解調(diào)器結(jié)構(gòu)上相對應(yīng)的各個模塊之間，在功能上是相反的逆過程， 下面 詳細(xì)介紹各模塊的具體設(shè)計實現(xiàn)方法。該圖說明了實現(xiàn) MC一 CDMA 調(diào)制的所有 程序模塊之間的關(guān)系和信號流程。進(jìn)入 MC 一 CDMA 調(diào)制器的數(shù)據(jù)符號首先經(jīng)過 N 次復(fù)制， 本 文系統(tǒng)中 N=32,Copy32 子程序模塊即用于實現(xiàn)多載波調(diào)制中的符號復(fù)制功能。程序結(jié)構(gòu)圖 21 中的 delay模塊用于實現(xiàn)數(shù)據(jù)緩存。整個 MC 一 CDMA模塊的最高工作頻率可以達(dá)到 175MHz。在接