【正文】 .................................................. 5 掃描鍵盤模塊 ........................................................................................................... 6 電路全模塊連接圖 .................................................................................................... 7 3 電路仿真 ................................................................................................................................. 8 仿真原件 Quartus II 的簡介 ........................................................................................... 8 Quartus II 功能 ...................................................................................................... 8 Quartus II 的其他特性 ........................................................................................... 9 Quartus II 的操作頁面 ........................................................................................... 9 電路總體電路圖 ............................................................................................................. 12 仿真波形 ........................................................................................................................ 13 4 設計總結 .............................................................................................................................. 14 參考文獻 .................................................................................................................................. 15 1 1 引言 FPGA（ Field－ Programmable Gate Array），即現場可編程門陣列，它是在 PAL、GAL、 CPLD 等可編程器件的基礎上進一步發(fā)展的產物。一個出廠后的成品 FPGA的邏輯塊和連接可以按照設計者而改變，所 FPGA 可以完成所需要的邏輯功能。但是他們也有很多的優(yōu)點比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。因為這些芯片有比較差的可編輯能力，所以這些設計的開發(fā)是在普通的 FPGA 上完成的，然后將設計轉移到一個類似于 ASIC 的芯片上。利用 EDA 工具，電子設計師可以從概念、算法、協(xié)議等開始設 計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產品從 電路 設計、 性能分析 到設計出 IC版圖或 PCB版圖的整個過程的計算機上自動處理完成。 Verilog 是電氣電子工程師學會 （ IEEE）標準之一。設計人員還可以利用 Verilog 的擴展部分 VerilogAMS 進行模擬電路 和 混合信號集成電路 的設計。在美國大約有 10萬設計人員、 200 所大學教授采用 Verilog硬件描述語言 .Verilog 和 VHDL 作為業(yè)界廣泛認可、同為電氣電子工程師學會標準的硬件描述語言，有著各自的特點。兩種語言都能夠在多個抽象層次對數字電路建模，并且可以與驗證、仿真、綜合工具協(xié)同工作。另外，由于 Verilog 與 C語言在語法上有相似之處，因此具有 C 語言基礎的設計人員更容易掌握它， 而 VHDL 設計人員需要具有 Ada 語言編程基礎，并且學習周期比 Verilog 更長。隨著 VerilogA 被合并到 Verilog 標準之中，而該部分后來成為了 VerilogAMS的一部分，該語言增加了對模擬電子系統(tǒng)的描述能力，因此它在混合信號集成電路中有著更廣泛的應用。同時加強對 Quartus II 的熟練操作，鍛煉自己獨立編寫代碼的能力與技巧，學會自我調試。簡易計算器的狀態(tài)轉移圖如圖 21所示， fsm 模塊如圖 22 所示。 當沒有輸入時狀態(tài) s2繼續(xù)保持，如果繼續(xù)有操作符或者操作碼輸入時， op1_add=0，并由此進入狀態(tài) s0. 在 s0 狀態(tài)下如果輸入的是操作符 +、 — 、