eda課程設(shè)計(jì)---簡易計(jì)算器設(shè)計(jì)-文庫吧
2025-05-17 15:30 本頁面
【正文】 .......... 5 OP 模塊 .................................................................................................................... 5 掃描鍵盤模塊 ........................................................................................................... 6 電路全模塊連接圖 .................................................................................................... 7 3 電路仿真 ................................................................................................................................. 8 仿真原件 Quartus II 的簡介 ........................................................................................... 8 Quartus II 功能 ...................................................................................................... 8 Quartus II 的其他特性 ........................................................................................... 9 Quartus II 的操作頁面 ........................................................................................... 9 電路總體電路圖 ............................................................................................................. 12 仿真波形 ........................................................................................................................ 13 4 設(shè)計(jì)總結(jié) .............................................................................................................................. 14 參考文獻(xiàn) .................................................................................................................................. 15 1 1 引言 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在 PAL、GAL、 CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件 門電路數(shù)有限的缺點(diǎn) .系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過可編輯的連接把 FPGA 內(nèi)部的邏輯塊連接起來，就好像一個電路試驗(yàn)板被放在了一個芯片里。一個出廠后的成品 FPGA的邏輯塊和連接可以按照設(shè)計(jì)者而改變，所 FPGA 可以完成所需要的邏輯功能。 FPGA 一般來說比 ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計(jì)，但是功耗較低。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的 FPGA。因?yàn)檫@些芯片有比較差的可編輯能力，所以這些設(shè)計(jì)的開發(fā)是在普通的 FPGA 上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個類似于 ASIC 的芯片上。 EDA是 電子設(shè)計(jì)自動化 （ Electronic Design Automation）的縮寫，在 20 世紀(jì) 60年代中期從 計(jì)算機(jī)輔助設(shè)計(jì) （ CAD）、 計(jì)算機(jī)輔助制造 （ CAM）、 計(jì)算機(jī)輔助測試 （ CAT）和 計(jì)算機(jī)輔助工程 （ CAE）的概念發(fā)展而來的 ,EDA 技術(shù)是指以計(jì)算機(jī)為工作平臺，融合了 應(yīng)用電子技術(shù) 、 計(jì)算機(jī)技術(shù) 、信息處理及 智能化技術(shù) 的最新成果，進(jìn)行電子產(chǎn)品的自動設(shè)計(jì)。利用 EDA 工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè) 計(jì)電子系統(tǒng)，大量工作可以通過計(jì)算機(jī)完成，并可以將電子產(chǎn)品從 電路 設(shè)計(jì)、 性能分析 到設(shè)計(jì)出 IC版圖或 PCB版圖的整個過程的計(jì)算機(jī)上自動處理完成。 在 集成電路設(shè)計(jì) （特別是 超大規(guī)模集成電路 的 計(jì)算機(jī)輔助設(shè)計(jì) ）的 電子設(shè)計(jì)自動化領(lǐng)域中， Verilog 是一種 硬件描述語言 ，可以用它來對 電子系統(tǒng) 進(jìn)行描述。 Verilog 是電
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1