【正文】 究表明 [12]，當 a 和 Xk滿足關(guān)系： ? a? 4，且 0Xk1時，蟲子的數(shù)量在代與代之間處于混沌變化，下一代蟲子的數(shù)量和這當代的數(shù)量之間的關(guān)系非收斂，變化具有很強的隨機性，無法從動力學行為 [13]規(guī)律找到破解密文的辦法。 (二 )離散化的 Logistic 混沌算法 根據(jù)前面對 Logistic 混沌模型的分析可知， Logistic 映射關(guān)系中蟲子的數(shù)量 在代與代之間處于混沌變化 ，可以把每一代蟲子的數(shù)量作為一個數(shù)據(jù)，而隨著蟲子的繁衍，每一代蟲子的數(shù)量的序列可以形成一個隨機性良好的隨機序列。首先定義表達式（ 2）中的 a為序列選擇因子，通常也稱之為系統(tǒng)的密碼。而 X的取值范圍為 [0,N],其中 N為自然數(shù)，顯然這樣的序列因子是不能進行計算的，設(shè) x 是經(jīng) 過變換的序列選擇因子，且滿足 ? x? 4，可以證明， X,x 滿足表達式（ 4） ： )4 3 0 **i n t ()5 6 9 **i n t (** bXNbxNb ?? )]**i nt ()**[i nt (*1 XbNbNbx ?? （ 4） 其中，“ int（）”代表對“（）”內(nèi)的數(shù)據(jù)進行取整數(shù)運算， b為計算精度影響因子，取值為自然數(shù)。這樣在二進制計算中，可以令 N 為 一個 32 位二進制 數(shù)。 )/7046*i nt ()/)*(*i nt ()*i nt ( 222 141414 XXX ?? （ 5） 為了把浮點運算轉(zhuǎn)換為整數(shù)運算，并且適用于硬件電路實現(xiàn)，可以把表????? ????其他；。而滿足蟲口關(guān)系表達式（ 2）的序列為 sk，顯然有： SKMsk 1? （ 7） 由于 x和 sk滿足蟲口模型，因此將（ 6）和（ 7）代入（ 2） ，經(jīng)過 一定的 數(shù)學推導 過程 得到 如下式子（ 8） ： )()]/7046i nt (01533 260375[1 2 141 ss kkk MXMNS ????? （ 8） 在本文中，取值 1216??M ，并且由于 216?M , 232?N ,代入 上述 表達式（ 8）可得： )1()]/70 46i nt (015 332 60 375[1 222 1614481 ??????? sSS kkk X （ 9） 表達式（ 9）中除法運算均為整數(shù)運算，因此（ 9）是一個純整數(shù)域上的迭代運算表達式，稱之為離散化的 Logistic 混沌算法， 所生成的 Sk序列就是一個良好的混沌隨機數(shù)序列。 Sk 為 混沌隨機序列， 式子（ 216Sk1） 為求混沌序列 Sk 的補碼 。 (三 )Logistic 混沌算法系統(tǒng)設(shè)計 為了實現(xiàn)該 Logistic混沌算法，根據(jù)表達式（ 9），設(shè)計出如圖 1 所示的 Logistic 混沌算法系統(tǒng)結(jié)構(gòu)： 圖 混沌算法系統(tǒng)結(jié)構(gòu) 由于產(chǎn)生 Sk 序列的 Logistic 混沌算法是一個反復迭代的過程， Sk+1的產(chǎn)生依賴于 Sk 的取值。圖 1中的“ Logistic 迭代計算模塊”可以實現(xiàn)這個功能。 而產(chǎn)生 Sk 序列的第一個數(shù)據(jù)的方法是對一個系統(tǒng)設(shè)定的初始值進行Logistic 迭代計算， 而這個初始值的取值范圍應該與 Sk 的取值相同，為 [0，M]，并且稱這個初始值為“隨機種子”。通過一個迭代寄存器配合一個多路選擇器可以選擇輸入隨機種子或者是前一次的代買結(jié)果給 Logistic 迭代計算模塊。 根據(jù)（ 9） 式 ， “ 數(shù)值映射 ” 模塊計算 1/248的結(jié)果，“取對定義域補碼”模塊完成（ 11）式的運算，其中 定義 sk’ = sk?2161 (11),迭代計算的結(jié)果就是一個隨機數(shù)的序列，其需要進行處理后可用于加密運算或者動態(tài)口令的產(chǎn)生。 圖 2為“迭代狀態(tài)”模塊的邏輯圖，該模塊的輸入信號為“上電 /復位”信號，“迭代使能信號”，以及時鐘信號。 圖 2 迭代狀態(tài)模塊的邏輯圖 如圖 2所示，該模塊需要需要一個 1位的狀態(tài)寄存器和一個迭代次數(shù)寄存器。因此可以根據(jù)圖 2 的方式構(gòu)建有限狀態(tài)機，進而用標準的數(shù)字系統(tǒng)設(shè)計方法實現(xiàn)該有限狀態(tài)機。 “密碼取值映射”模塊的任務是完成（ 10）式的計算。由于上述算法為一個狀態(tài)機，因此需要一個狀態(tài)機控制配合上述運算，狀態(tài)轉(zhuǎn)換規(guī)律如圖 3所示： 圖 3 密碼取值映射模塊狀態(tài)機 按照圖 3 的方式構(gòu)建有限狀態(tài)機電路，并且在每一個狀態(tài)下，都進行一次累加運算，當狀態(tài)跳轉(zhuǎn)規(guī)律符合從狀態(tài)寄存器 0的狀態(tài)，一次經(jīng)歷狀態(tài)寄存器 1,2,3?? 的狀態(tài)，并最終回到狀態(tài)寄存器 0 的狀態(tài)時，此時該電路的輸出是 X*7046 的結(jié)果，得到 X*7046 的結(jié)果以后，對這個結(jié)果進行二進制的右移 14 位運算，可以得到 int（ X*7046/214） ,再對 int（ X*7046/214）進行加 15332603750 運算，可得到 15332603750+ int（ X*7046/214） 的結(jié)果。 Sk’ 和 Sk均為 16 位二進制， Y 是 32 位二進制數(shù)。 四、 動態(tài)口令芯片設(shè)計 （一） 動態(tài)口令芯片的設(shè)計方案 利用上述 Logistic 混沌算法設(shè)計成一個核心計算模塊，可以完成一個動態(tài)口令芯片的設(shè)計 。每個動態(tài)口令芯片需要獨立的存儲自己的隨機種子個序列選擇因子（密碼）。輸出的最終動態(tài)口令定義為 Sk’ ,Sk 和 Y 的乘積對 108 取余數(shù)運算的結(jié)果?！皳艽a按鍵輸入”模塊是外部接口模塊，負責協(xié)調(diào)外部輸入，得到隨機種子和隨機序列選擇因子（密碼），并且協(xié)調(diào)外部控制顯示模塊的輸出。 （二） 動態(tài)口令芯片的實現(xiàn) 1. 動態(tài)口令 芯片 硬件 實現(xiàn)平臺 本文所 述的動態(tài)口令芯片的硬件實現(xiàn)平臺是 Altera 的 EP2C8Q208C8（ FPGA），它屬于 cycloneII 系列（ 90nm 工藝），特點是具有較多的寄存器資源并且價格較低 。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA 的基本特點主要有： 1）采用 FPGA 設(shè)計 ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳。 5) FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的 RAM 進行編程。 加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后，F(xiàn)PGA 進入工作狀態(tài)。 FPGA 的編程無須專用的 FPGA 編程器，只須用通用的EPROM、 PROM 編程器即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 Quartus II 支持Altera 的 IP核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復雜性、加快了設(shè)計速度。 此外， Quartus II 通過和 DSP Builder 工具與Matlab/Simulink 相結(jié)合，可以方便地實現(xiàn)各種 DSP 應用系 統(tǒng)；支持Altera 的片上可編程系統(tǒng)（ SOPC）開發(fā)，集系統(tǒng)級設(shè)計、 嵌入式軟件開發(fā) 、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺。它采用直接優(yōu)化的編譯技術(shù)、 Tcl/Tk 技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護 IP核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供 強有力的手段，是 FPGA/ASIC 設(shè)計 的首選仿真軟件。 “ enable”模塊 “ enable”模塊 主要用于控制動態(tài)口令芯片每隔 10s 鐘產(chǎn)生一個隨機數(shù)序列，該模塊 輸入信號為時鐘信號“ clk”和復位信號“ clr”， 輸出 信號 為迭代使能信號“ en”， 該信號送到下一個“ iteration”模塊。 “ mux2_1”模塊 “ mux2_1”模塊用于選擇上文所述的隨機種子和混沌序列，其輸入信號為來自“ enable”模塊的迭代使能信號“ en”，“ iteration”模塊的“ state”模塊，“ key”模塊的隨機種子“ random”以及核心計算模塊“ count”的 迭代 混沌序列“ out2”。 “ minus”模塊 “ minus”模塊用于對“ mux2_1”模塊的輸出進行求補碼運算 。 “ xiaodou”模塊 由于按鍵在按下的過程中，存在硬件抖動問題，從而會出現(xiàn)信號的建立時間和保持時間問題，導致信號誤采樣 ，為此用“ xiaodou”模塊解決上述問題，保證信號的穩(wěn)定采樣。 “ count”模塊 “ count”模塊是設(shè)計的核心算法模塊，其主要功能是實現(xiàn)上文（ 9）式的運算過程 。 “ dis_choose”模塊 “ dis_choose”模塊用于選擇“ display”模塊要顯示的對象，該模塊的控制信號為來自“ key”模塊的信號“ dis_mode” ，該模塊可以選擇動態(tài)口令，隨機種子，初始密碼，迭代次數(shù)作為顯示對象。 子模塊設(shè)計與仿真 本文只給出了動態(tài)口令芯片內(nèi)部一些比較關(guān)鍵的模塊設(shè)計與仿真結(jié)果，并進行了分析說明。該模塊實現(xiàn)了上文所述（ 2）式的計算模型， 13 在 本 動 態(tài) 口 令 芯 片 設(shè) 計 中 ， 該 模 塊 用 于 計 算 式 子)1()]/7 0 4 6i nt (01 5 3 3 2 6 0 3 7 5[ 22 1614 ????? sS kkX的計算 ， 其 中)/7 0 4 6in t(01 5 3 3 2 6 0 3 7 5 2 14?? X為動態(tài)口令芯片的初始密碼 ， Sk 為隨機種子或者迭代混沌序列， 216Sk1為 Sk的補碼， count 模塊實現(xiàn)數(shù)據(jù)相乘的方法是將乘法轉(zhuǎn)換為加法運算，通過 將一個乘數(shù)所對應的二進制數(shù)進行 移位 ，并且與被乘數(shù)所對應的二進制 數(shù) 相加 ， 從而實現(xiàn) 兩個數(shù)據(jù)的相乘 。輸出信號為 混沌序列信號“ out1”以及混沌序列信號“ out1”的高 16 位信號“ out2”。 在仿真的過程中為了證明設(shè)計模塊和測試模塊的代碼都已經(jīng)被仿真到，在仿真的過程中對代碼的覆蓋率也進行了仿真， count 14 模塊的代碼覆蓋率仿真結(jié)果 如下圖 7 所示 ： 圖 8 count 模塊 仿真的代碼覆蓋率結(jié)果 從上圖 8 可知， count 模塊的代碼覆蓋率達到了 100%，說明 count 模塊的設(shè)計代碼和測試代碼都已經(jīng)被仿真到。 minus 模塊功能比較簡單，主要實現(xiàn)減法功能， 基于 FPGA 的“ minus”模塊設(shè)計如下圖 9所示： 圖 9基于 FPGA 設(shè)計的“ minus”模塊 該模塊的功能仿真結(jié)果如下圖 10 所示： 圖 10 minus 模塊功能仿真結(jié)果 15 從上圖 10 的仿真結(jié)果圖分析可知，當給 minus 模塊一個輸入時，其仿真結(jié)果的輸出為輸入數(shù)據(jù)的補碼，即 minus 模塊的功能仿真結(jié)果是正確的。基于 FPGA 的 “ mux2_1” 模塊設(shè)計如下圖 12 所示： 圖 12 基于 FPGA 設(shè)計的“ mux2_1”模塊 “ mux2_1” 模塊的功能仿真結(jié)果取下圖 13 所示： 16 圖 13 mux2_1 模塊的功能仿真結(jié)果 分析圖 13 的仿真結(jié)果可知，當該模塊在復位后，輸入信號迭代使能信號“ en”為“ 1”和迭代狀態(tài)信號“ state”為“ 0”，此時輸出信號 x0的值等于輸入信號 random 的值，隨后，輸入信號迭代使能信號“ en”為“ 1”和迭代狀態(tài)信號“ state”為“ 1”，輸出信號 x0 的值始終等于輸入信號 out2 的值。 iteration 模塊 “ iteration” 模塊的主要功能是產(chǎn)生 mux2_1 模塊工作所需的迭代狀態(tài)信號“ state”以及對動態(tài)口令芯片的迭代次數(shù)進行計數(shù)，該模塊的輸入信號為時鐘信號“ clk”，復位信號“ clr”，來自“ enable”模塊的迭代使能信號“ en”。 基于 FPGA 的“ iteration”模塊設(shè)計如下圖 15 所示： 圖 15 基于 FPGA 設(shè)計的 “ iteration”模塊 “ iteration” 模塊的功能仿真結(jié)果如下圖 16所示： 圖 16 iteration 模塊的功能仿真結(jié)果 從上圖 16 可分析得到， iteration 模塊在輸入信號“ clk”的作用下，每檢測到一次“ en”的有效電平，迭代次數(shù)寄存器就加 1，并且迭代狀態(tài)寄存器的輸出被置“ 1”，當?shù)螖?shù)計數(shù)器加到 65535 后，在下一次檢測到“ en”有效電平時，迭代次數(shù)寄