嵌入式系統(tǒng)設(shè)計(jì)師考試筆記之嵌入式系統(tǒng)基礎(chǔ)知識-在線瀏覽
2025-07-10 19:40本頁面
【正文】 RTOS、文件系統(tǒng)、 GUI、網(wǎng)絡(luò)系統(tǒng)及通用組件模塊組成。 (4)應(yīng)用軟件：由基于實(shí)時(shí)系統(tǒng)開發(fā)的應(yīng)用程序組成。 (2)區(qū)別：通用系統(tǒng)一般追求的是系統(tǒng)的平均響應(yīng)時(shí)間和用戶的使用方便；而實(shí)時(shí)系統(tǒng)主要考慮的是在最壞情況下的系統(tǒng)行為。 (4)硬實(shí)時(shí) (強(qiáng)實(shí)時(shí) )：指應(yīng)用的時(shí)間需求應(yīng)能夠得到完全滿足，否則就造成重大安全事故，甚至造成重大的生命財(cái)產(chǎn)損失和生態(tài)破壞，如：航天、軍事。 (6)任務(wù)的約束包括：時(shí)間約束、資源約束、執(zhí)行順序約束和性能約束。 (2)搶占式調(diào)度：通常是優(yōu)先級驅(qū)動的調(diào)度，如 uCOS。 (3)非搶占式調(diào)度：通常是按時(shí)間片分配的調(diào)度，不允許任務(wù)在執(zhí)行期間被中斷，任務(wù)一旦占用處理器就必須執(zhí)行完畢或自愿放棄，如 WinCE。 (4)靜態(tài)表驅(qū)動策略：系統(tǒng)在運(yùn)行前根據(jù)各任務(wù)的時(shí)間約束及關(guān)聯(lián)關(guān)系，采用某種搜索策略生成一張運(yùn)行時(shí)刻表，指明各任務(wù)的起始運(yùn)行時(shí)刻及運(yùn)行時(shí)間。 (6)實(shí)時(shí)任務(wù)分類：周期任務(wù)、偶發(fā)任務(wù)、非周期任務(wù)。 嵌入式微處理器體系結(jié)構(gòu) (1)馮諾依曼結(jié)構(gòu)：程序和數(shù) 據(jù)共用一個(gè)存儲空間，程序指令存儲地址和數(shù)據(jù)存儲地址指向同一個(gè)存儲器的不同物理位置，采用單一的地址及數(shù)據(jù)總線，程序和數(shù)據(jù)的寬度相同。例如： AVR、 ARMARM10… (3)CISC 與 RISC 的特點(diǎn)比較 (參照教程 22頁 )。 CPI：為 執(zhí)行每條指令所需要的平均周期數(shù)。 (4)流水線的思想：在 CPU 中把一條指令的串行執(zhí)行過程變?yōu)槿舾芍噶畹淖舆^程在 CPU 中重疊執(zhí)行。如果流水線的子過程所用時(shí)間不一樣長，則吞吐率應(yīng)為最長子過程的倒數(shù)。若 m個(gè)子過程所用時(shí)間一樣，均為 t，則建立時(shí)間 T=mt。 C、 32位微處理器的虛擬地址空間位 232，即 4GB。 E、大端字節(jié)順序：高字節(jié)在內(nèi)存低地址處，低字節(jié)在內(nèi)存高地址處。 邏輯電路基礎(chǔ) (1)根據(jù)電路是否具有存儲功能，將邏輯電路劃分為：組合邏輯電路和時(shí)序邏輯電路。常用的邏輯電路有譯碼器和多路選擇器等。因此，時(shí)序電路中必須包含記憶元件。常用的時(shí)序邏輯電路有寄存器和計(jì)數(shù)器等。 (教程 2 29 頁 ) (5)NOR(或非 )和 NAND(與非 )的門電路稱為全能門電路，可以實(shí)現(xiàn)任何一種邏輯函數(shù)。 每輸入一個(gè) n 位的二進(jìn)制代碼，在 m個(gè)輸出端中最多有一個(gè)有效。 (7)由于集成電路的高電 平輸出電流小，而低電平輸出電流相對比較大，采用集成門電路直接驅(qū)動 LED 時(shí)，較多采用低電平驅(qū)動方式。 (8)時(shí)鐘信號是時(shí)序邏輯的基礎(chǔ)，它用于決定邏輯單元中的狀態(tài)合適更新。 (9)在選用觸發(fā)器的時(shí)候，觸發(fā)方式是必須考慮的因素。 邊沿觸發(fā)方式：具有很強(qiáng)的抗數(shù)據(jù)端干擾能力，常用來組成寄存器、計(jì)數(shù)器等。在同一時(shí)刻，每條通路線路上能夠傳輸一位二進(jìn)制信號。 (2)總線的主要參數(shù)： 總線帶寬：一定時(shí)間內(nèi)總線上可以傳送的數(shù)據(jù)量，一般用 MByte/s 表示?？偩€的位寬越寬，總線每秒數(shù)據(jù)傳輸率越大，也就是總線帶寬越寬。 總線帶寬 =總線位寬總線頻率 /8，單位是 MBps。 (3)只有具有三態(tài)輸出的設(shè)備才能夠連接到數(shù)據(jù)總線上，常用的三態(tài)門為輸出緩沖器。 (5)采用總線復(fù)用技術(shù)可以實(shí)現(xiàn)數(shù)據(jù)總線和地址總線的共用。 B、總線速度相對非復(fù)用總線系統(tǒng)低。 (7)對總線仲裁問題的解決是以優(yōu)先級 (優(yōu)先權(quán) )的概念為基礎(chǔ)。 (2)CMOS 電路由于其靜態(tài)功耗極低，工作速度較高，抗干擾能力較強(qiáng)，被廣泛使用。 可編程邏輯器件基礎(chǔ) (具體參見教程 51到 61頁 ) 這方面的內(nèi)容，從總體上有個(gè)概念性的認(rèn)識應(yīng)該就可以了。 (2)計(jì)算機(jī)中數(shù)的表示：源碼、反碼與補(bǔ)碼。 正數(shù)的補(bǔ)碼與源碼相同，負(fù)數(shù)的補(bǔ)碼為該數(shù)的反碼加一。 浮點(diǎn)表示法：數(shù)的小數(shù)點(diǎn)位置是浮動的，它由尾數(shù)部分和階數(shù)部分組成。 S為尾數(shù)， P為階數(shù)。 (5)語音編碼中波形量化參數(shù) (可能會出簡單的計(jì)算題目哦 ) 采樣頻率：一秒內(nèi)采樣的次數(shù)，反映了采樣點(diǎn)之間的間隔大小。 CD 唱片采用的采樣頻率是 。 聲道數(shù)：單聲道和立體聲雙道。 1差錯(cuò)控制編碼 (1)根據(jù)碼組的功能，可以分為檢錯(cuò)碼和糾錯(cuò)碼兩類。 (2)奇偶檢驗(yàn)碼、海明碼、循環(huán)冗余校驗(yàn)碼 (CRC)。 (2)可靠性與安全性 可靠性是嵌入式系統(tǒng)最重要、最突出的基本要求，是一個(gè)嵌入式系統(tǒng)能正常工作的保證，一般用平均故障間隔時(shí)間 MTBF 來度量。 (4)可用性 (5)功耗 (6)環(huán)境適應(yīng)性 (7)通用性 (8)安全性 (9)保密性 (10)可擴(kuò)展性 性價(jià)比中的價(jià)格，除了直接購買嵌入式系統(tǒng)的價(jià)格外，還應(yīng)包含安裝費(fèi)用、若干年的運(yùn)行維修費(fèi)用和軟件租用費(fèi)。 B、選擇測量的工具和方式。 (3)
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1