2進(jìn)制-10進(jìn)制(bcd碼)數(shù)碼轉(zhuǎn)換器設(shè)計(jì)-在線瀏覽
2024-11-04 17:47本頁面
【正文】 13 參考文獻(xiàn) ....................................................................................................................................... 15 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計(jì)說明書 1 摘要 BCD 碼亦稱二進(jìn)碼十進(jìn)數(shù)或二 十進(jìn)制 代碼。用 4 位二進(jìn)制數(shù)來表示 1 位 十進(jìn)制數(shù) 中的 0~9 這 10 個(gè)數(shù)碼。 BCD碼這種編碼形式利用了四個(gè)位元來儲(chǔ)存一個(gè) 十進(jìn)制 的數(shù)碼，使二進(jìn)制和十進(jìn)制之間的轉(zhuǎn)換得以快捷的進(jìn)行。 關(guān)鍵詞： 二 十進(jìn)制轉(zhuǎn)換器， BCD 碼， quartus， VHDL。這種編碼技巧，最常用于會(huì)計(jì)系統(tǒng)的設(shè)計(jì)里，因?yàn)闀?huì)計(jì)制 度經(jīng)常需要對(duì)很長的數(shù)字串作準(zhǔn)確的計(jì)算。此外，對(duì)于其他需要高精確度的計(jì)算， BCD 編碼亦很常用。 use 。 entity bin2bcd is port(din:in std_logic_vector(7 downto 0)。 end bin2bcd。 when00000001=bcd=000000000001。 when00000011=bcd=000000000011。 when00000101=bcd=000000000101。 when00000111=bcd=000000000111。 when00001001=bcd=000000001001。 。 。 when01100011=bcd=000010011001。 。 。 。 when11111001=bcd=001001001001。 when11111011=bcd=001001010001。 when11111101=bcd=001001010011。 when11111111=bcd=001001010101。 —— 此都為把二進(jìn)制翻譯為 BCD 碼 。 end process。 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計(jì)說明書 6 對(duì)十進(jìn)制數(shù) 分位 原理圖如圖 32 所示： 圖 32 對(duì)十進(jìn)制數(shù)分位原理圖 具體程序語言如下： library ieee。 use 。 y0,y1,y2:out std_logic_vector(3 downto 0) )。 architecture fun of bcd is begin process (din) is begin case din is when000000000000=y0=0000。y2=0000。y1=0000。 when000000000010=y0=0010。y2=0000。y1=0000。 when000000000100=y0=0100。y2=0000。y1=0000。 when000000000110=y0=0110。y2=0000。y1=0000。 din[ 11. .0] y 0[ 3. .0]y 1[ 3. .0]y 2[ 3. .0]bc dins t武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計(jì)說明書 7 when000000001000=y0=1000。y2=0000。y1=0000。 。 。y1=0100。 when001001000111=y0=0111。y2=0010。y1=0100。 when001001001001=y0=1001。y2=0010。y1=0101。 when001001010001=y0=0001。y2=0010。y1=0101。 when001001010011=y0=0011。y2=0010。y1=0101。 when001001010101=y0=0101。y2=0010。y1=0000。 —— 以上程序都為把輸出的 BCD 碼的個(gè)、十、百位分別存入 y0、 y y2 中。 end process。 use 。 use ieee 。 y0,y1,y2:IN std_logic _vector(3 downto 0)。 sel: out std_logic _ vector(2 downto 0))。 architecture fun seltime is signal count: std_logic _ vector(2 downto 0)。 process(clk2) begin if clk 239。139。 else count=count+1。 end if。 when 001=daout=y1。 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計(jì)說明書 9 when others=daout=0000。 輸出到 數(shù)碼管 原理圖如圖 34 所示： 圖 3
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1