【正文】 0832等 。 如： 8位 （ 輸出為 0 ～ 5V） ， 比例系數(shù)為： 12位 （ 輸出為 5V～ 5V） ， 比例系數(shù)為： 05 0255??)5(501212???? 典型的 8位 D/A芯片 DAC0832 1. 性能指標 8位 DAC， CMOS器件，數(shù)據(jù)線與 TTL兼容； 電流輸出，單極性； 單電源 +5V ～ +15V； 轉(zhuǎn)換速度： 1μs， 參考電壓： 10V ～ +10V； 可單緩沖 、 雙緩沖或直接數(shù)字輸入三種方式工作； 二級數(shù)據(jù)鎖存 （ 第一級為輸入鎖存 ） ； 低功耗 200mW。 2. 內(nèi)部結(jié)構(gòu)及引腳 引腳： D7 ～ D0： 8位數(shù)據(jù)輸入端； ILE：允許輸入數(shù)據(jù)鎖存信號 ， 高電平有效； CS：片選 ， 低電平有效 ， 它和 ILE信號一起來決定 WR1是否起作用； WR1：輸入寄存器的 寫 選通信號 ， 必須和 CS 、 ILE同時有效； XFER：傳送控制信號 ， 用來控制 WR2 ； WR2 ： DAC寄存器的 寫 選通信號 ， 必須和 XFER同時有效； IOUT1： D/A轉(zhuǎn)換器輸出電流端之一 。 與 IOUT1是互補關(guān)系； RFB：內(nèi)備的反饋電阻引出端 ， 另一端在片內(nèi)與相接 ， 芯片內(nèi)部已提供一個反饋電阻 ， 約 15K?； VREF：基準電壓源輸入端 ， 此端可以接正電壓 ， 也可接負電壓 ，供電阻網(wǎng)絡(luò)用；范圍為 10V ～ +10V ； VCC：芯片供電電源引入端 ， 范圍 ， 最佳工作狀態(tài)為 +15V ； AGND：模擬信號地 ， 即模擬電路接地端； DGND：數(shù)字量地 。 LE1 輸入鎖存器控制端 LE2 DAC鎖存器控制端 LE LE2=1時，相應(yīng)的鎖存器的輸出隨輸入變化。 3. DAC0832的三種工作方式 （ 1）直通工作方式 當 CS有效時，輸入數(shù)據(jù)通過輸入鎖存器、 DAC鎖存器直通D/A轉(zhuǎn)換就輸出。 （ 2）單緩沖工作方式 輸入數(shù)據(jù)通過輸入鎖存器鎖存， DAC鎖存器為直通。 要求 ILE、 WR XFER始終有效。只有當CS 、 WR WR XFER有效時， D/A轉(zhuǎn)換才輸出。 把模擬信號轉(zhuǎn)換為數(shù)字信號輸出的器件稱為模 /數(shù)轉(zhuǎn)換器 （ 簡稱 A / D轉(zhuǎn)換器 ） 。 模擬量的大小是連續(xù)分布的 ，且經(jīng)常也是時間上的連續(xù)函數(shù) 。 1. 采樣 在連續(xù)變化的模擬量上按一定的規(guī)律 （ 周期地 ） 取出其中的某一些瞬時值來代表這個連續(xù)的模擬量 ， 這個過程就是采樣 。 采樣是通過采樣保持電路實現(xiàn)的 。 ： 對信號采樣時 ， 采樣頻率必須大于或等于信號最高頻率的兩倍 。 3. 量化 采樣點上采得的信號值反映到數(shù)字量所表示的狀態(tài)上的過程叫量化 。 方法是用一個量化因子 Q去度量； u0、 u … ， 便得到整量化的數(shù)字量 。 通常， A/D采用均勻量化，即每一量化層的輸出都取該量化層的中值。 例如： Q=， 設(shè)用三位 （ 二進編碼 ） u0= 2Q （ 010 ） Q )202120( 012 ????????6. A/D轉(zhuǎn)換 將采樣保持電路鎖存的模擬信號轉(zhuǎn)換成數(shù)字信號的器件。 按輸出方式分可分為： 并行 、 串行 、 串并行 。 按轉(zhuǎn)換精度和分辨率可分為： 3位 、 4位 、 8位 、 10位 、 12位 、 14位 、 16位等等 。 啟動時 ， D =0， V0 =0， 則 Vi ＞ V0 ， 比較器輸出 1， 控制計數(shù)器 +1， D =1， V0 ＞ 0， 再進行比較 ， 若 Vi ＞ V0 ， 則循環(huán)上述過程 ， 直至 Vi= V0， 比較器輸出 0， 關(guān)閉計數(shù)器 ， 則此時的計數(shù)器輸出 D即為 A/D轉(zhuǎn)換的結(jié)果 。然后再照此比較下一位 ,…… 直至比完最低位。 特點： 轉(zhuǎn)換時間固定，速度快（ 1100μ s） ,分辨率可達 18位，抗干擾能力差。被轉(zhuǎn)換的模擬量若幅度過?。ㄐ盘栁⑷酰﹦t需要加信號調(diào)理電路 。計數(shù)放電所用時間的數(shù)字量即為輸入模擬電壓經(jīng) A/D轉(zhuǎn)換后的數(shù)字值。 適用于轉(zhuǎn)換變化較緩慢的模擬量（頻率較低）輸入端一般不需要在加 S/H電路。 4. 并行 A/D轉(zhuǎn)換器 原理： 將輸入的模擬電壓與一系列標準電壓同時比較，將比較相等的結(jié)果經(jīng)過編碼后輸出二進制數(shù)（一個 n位并行 A/D轉(zhuǎn)換器需要 2n1個比較器）。 5. 串 并比較型 A/D轉(zhuǎn)換器 保持并行 A/D轉(zhuǎn)換器的轉(zhuǎn)換速度，但結(jié)構(gòu)大大簡化，從而實現(xiàn)高速、高精度 A/D轉(zhuǎn)換器。轉(zhuǎn)換器的分辨率定義為滿刻度電壓與 2n之比值，其中 n為 ADC的位數(shù)。 一個 10V滿刻度的 12位 ADC能夠分辨輸入電壓變化的最小值為 2． 4mV。即每秒轉(zhuǎn)換的次數(shù)。轉(zhuǎn)換時間是轉(zhuǎn)換速率的倒數(shù)。通常是 1 個或半個最小數(shù)字量的模擬變化量，表示為 1LSB、 1/2LSB。 典型 A / D轉(zhuǎn)換器介紹及與 CPU接口 （ P404） 1. A/D轉(zhuǎn)換器的常用性能 A/D轉(zhuǎn)換器按照輸出代碼的有效位數(shù)分為 4位 、 6位 、 8位 、 10位 、 12位 、 14位 、 16位和 BCD碼輸出的 3位 、 4位 、 5位等多種 。 2. 常用 A/D轉(zhuǎn)換器芯片 IN3 IN2 IN4 IN1 IN5 IN0 IN6 ADDA IN7 ADDB START ADDC EOC ALE D3 D7 OE D6 CLK D5 VCC D4 Vref+ D0 GND Vref D1 D2 ADC0809 3. 典型 A / D轉(zhuǎn)換器 ADC0809 （ 1）性能 8位 逐次逼近式 A/D轉(zhuǎn)換器 8 通道多路開關(guān)輸入切換電路 最大不可調(diào)誤差小于 177。 具有鎖存三態(tài)輸出 ， CMOS低功耗器件 （ 15mw ） ， 輸出與 TTL兼容 。 轉(zhuǎn)換速度取決于芯片的時鐘頻率 ， 時鐘頻率范圍： 10~1280KHz（ 典型值為 640KHz） 當 CLK=500KHZ時 ， 轉(zhuǎn)換速度為 128μs。 （ 2）引腳定義： IN0— IN7： 8通道模擬量輸入端 D0— D7： 8位數(shù)字量輸出端 ADDC、 ADDB、 ADDA： 接地址鎖存器的低三位地址 ALE： 地址鎖存允許控制信號 START：清 0內(nèi)寄存器 ,啟動轉(zhuǎn)換 OE： 允許讀 A/D結(jié)果 ,高有效 CLK：時鐘輸入端，應(yīng) ≤1280KHz EOC：轉(zhuǎn)換結(jié)束時為高，轉(zhuǎn)換期間為低 Vcc： +5V Vref+：參考電壓， +5V Vref： 0V IN3 IN2 IN4 IN1 IN5 IN0 IN6 ADDA IN7 ADDB START ADDC EOC