【正文】 程序還要完成基本的密碼開鎖功能，并通過揚聲器長時間鳴叫報警。它具有安全可靠、連接方便、簡單易用、結(jié)構(gòu)緊湊、系統(tǒng)可擴展性好等特點 。存儲器用來存儲隨機信息，如數(shù)據(jù)表或數(shù)據(jù)庫的內(nèi)容。邏輯器件提供特定的功能，包括器件與器件間的接口、數(shù)據(jù)通信、信號處理、數(shù)據(jù)顯示、定時和控制操作、以及系統(tǒng)運行所需要的所有其它 功能 [7]。正如其命名一樣，固定邏輯器件中的電路是永久性的，它們完成一種或一組功能，一旦制造完成，就無法改變。 對于固定邏輯器件，根據(jù)器件復雜性不同，從設(shè)計、原型到最終生產(chǎn)所需要的時間可從數(shù)月至一年多不等。設(shè)計和驗證固定邏輯的前期工作需要大量的NRE成本。這些 NRE成本可能從數(shù)十萬美元至數(shù)百萬美元。然后，可快速將設(shè)計編程到器件中，并立即在實際運行的電路中對設(shè)計進行測試。這樣就沒有了 NRE成本，最終的設(shè)計也比采用定制固定邏輯器件時完成得更快。這是因為 PLD基于可重寫的存儲器技術(shù) —— 要改變設(shè)計，只需要簡單地對器件進行重新編程。 FPGA 的簡介 FPGA 是英文 Field Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 EPLD 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物 [9]。 5 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個部分。 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 4） FPGA 是 ASIC 電路中設(shè)計周期最短、開發(fā)費用最低、風險最小的器件之一。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的 RAM 進行編程。 加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA進入工作狀態(tài)。 FPGA 的編程無須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM 編程器即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編程 FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對其編程 [10]。 （ 1）集成度越來越高 如 Lattice的 ispLSI或 AMD的 MACH芯片等效邏輯門已達 10 萬門以上 Altera 的10K 系列也在 25 萬門以上具有 1 萬個以上的寄存器 40 kbit 嵌人式存儲器 使得集成復雜信號處理算法成為可能 Raphael 系列已達到 100 萬門以上集中了 FLEX10KFLEX6000 MAX7000的所有優(yōu)點可進行單片設(shè)計 Xilinx推出了上百萬門的FPGA,它們可實現(xiàn)幾乎任何形式的數(shù)字電路或數(shù)字系統(tǒng)的設(shè)計 FPGA在系統(tǒng)中直接應用率正直逼 ASIC的開發(fā) 在系統(tǒng)編程 (ISP)/在線路重配置 (ICR)技術(shù)。這種先進的編程方式已成為當今世界上各類可編程器件發(fā)展的趨勢在 5V 工作電平下可隨時對正在工 6 作的系統(tǒng)上的 CPLD/FPGA 進行全部或部分地在系統(tǒng)編程 并可進行芯片內(nèi)部資源的重新分配同時進行所謂菊花鏈式多芯片串行編程 其編程次數(shù)多達 1萬次 如Lattice 的 ispLSI AMD的 MACH以及 Xilinx的 XC9000系列 對于 SRAM結(jié)構(gòu)的 FPGA其下載編程次數(shù)幾 乎沒有限制 如 Altera的 FLEX10K系列 這種編程方式可輕易地實現(xiàn)紅外編程 超聲編程或無線編程 或通過電話線遠程在線編程 這些功能在工控 智能儀器表 通訊和軍事上有特殊用途。 （ 4）電子設(shè)計自動化 EDA 工具 EDA工具使得用戶對設(shè)計的輸入綜合仿真非常方便 Altera的 Max+PlusII給用戶提供了豐富的宏庫和 LPM(參數(shù)模塊庫 Library of Parameterized Modules)EDA 環(huán)境由 Unix/Windows 共存開發(fā)環(huán)境轉(zhuǎn)換 事實上 通過符合國際標準的硬件描述語言 如 VHDL 或 VERILOG HDL 來進行電子系統(tǒng)設(shè)計和產(chǎn)品開發(fā)由于開發(fā)工具的通用性 設(shè)計語言的標準化以及設(shè)計過程幾乎與所用的 CPLD/FPGA 器件的硬件結(jié)構(gòu)沒有關(guān)系 所以設(shè)計成功的各類邏輯功能塊軟件有很好的兼容性和可移植性它幾乎可用于任何型號的 CPLD/FPGA中 從而使得片上系統(tǒng)的產(chǎn)品設(shè)計效率大幅度提高，使其用更為廣泛和方便。 FPGA 的應用前景 在數(shù)字化的道路上，電子設(shè)計技術(shù)經(jīng)歷了并將繼續(xù)經(jīng)歷許多重大的變革，從應用小規(guī)模集成電路 SSI 芯片構(gòu)成電路系統(tǒng)，到廣泛應用微控制器或單片機 MCU 在 7 電子系統(tǒng)設(shè)計上發(fā)生了具有里程碑意義的飛躍 這一飛躍不但克服了 SSI 數(shù)字系統(tǒng)許多缺陷和設(shè)計困難 同時也為電子技術(shù)的應用開闊了更廣泛的前景 ，隨著社會經(jīng)濟的發(fā)展和技術(shù)進步及電子技術(shù)的迅猛發(fā)展 ，電子設(shè)計技術(shù)面臨另一次更大意義的，即 FPGA 復雜可編程邏輯器件 FieldProgrammable Gate ArrayFPGA/現(xiàn)場可編程門陣列 Complex Programmable logic DeviceCPLD 在 EDA 電子設(shè)計自動化 基礎(chǔ)上的廣泛應用 . 從本質(zhì)上說 , 新的電子系統(tǒng)運轉(zhuǎn)的物理機制又歸回到原來的純數(shù)字電路結(jié)構(gòu) ,但在更高層次上容納了過去數(shù)字技術(shù)的優(yōu)秀部分 ,揚棄了 MCU 系統(tǒng)的應用模式 ,卻包括了 MCU的內(nèi)部資源，使電子設(shè)計的技術(shù)操作和系統(tǒng)構(gòu)成的整體發(fā)生質(zhì)的飛躍，是一種更高層次的循環(huán) ，如果說 MCU 在邏輯的實現(xiàn)上是無限的話，那么 CPLD/FPGA 不但包括了 MCU 這一特點 且可觸及硅片電路線度的物理極限 并兼有串并行工作方式 高速 高可靠性以及寬口徑實用性等多方面的特點，不僅如此，隨著 EDA 技術(shù)的發(fā)展和 FPGA 在深亞微米領(lǐng)域的進軍。 無論怎樣的問題和障礙， FPGA 的應用熱潮正逐步形成隨著 FPGA 集成水平的進一步提高芯核產(chǎn)業(yè)的進一步擴大，可以相信用不了多久大部分的電子設(shè)計領(lǐng)域 MCU 、 MPU、 DSP 或 AD/A 和 RAM 等必將以各種軟硬核的形式 FPGA 實現(xiàn)真正的單片系統(tǒng)。其中電子設(shè)計自動化 EDA (即 Electronic Design Automation)的關(guān)鍵技術(shù)之一就是可以用硬件描述語言 (HDL)來描述硬件電路。 VHDL 支持硬件的設(shè)計、驗證、綜合和測試 ,以及硬件設(shè)計數(shù)據(jù)的交換、維護、修改和硬件的實現(xiàn) ,具有描述能力強、生命周期長、支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用等優(yōu)點 [13]。對于一個電路模塊或者數(shù)字系統(tǒng)而言 ,定義了外部端口后 ,一旦內(nèi)部功能算法完成后 ,其他系統(tǒng)可以直接依據(jù)外部端口調(diào)用該電路模塊或數(shù)字系統(tǒng) ,而不必知道其內(nèi)部結(jié)構(gòu)和算法?？梢韵葘φ麄€系統(tǒng)進行方案設(shè)計 ,按功能劃分成若干單元模塊 ,然后對每個單元模塊進一步細分 ,直到簡單實現(xiàn)的單元電路。 VHDL 語言的優(yōu)點 與其他硬件描述語言相比， VHDL 語言有如下優(yōu)越之處 [15]： （ 1） VHDL 語言支持自上而下（ Top Down）和基于庫（ LibraryBase ）的設(shè) 9 計方法，還支持同步電路、異步電路、 FPGA 以及其他隨機電路的設(shè)計； （ 2） VHDL 語言具有多層次描述系統(tǒng)硬件功能的能力，可以從系統(tǒng)的數(shù)學模型直到門級電路，其高層次的行為描述可以與低層次的 RTL 描述和結(jié)構(gòu)描述混合使用，還可以自定 義數(shù)據(jù) 類型，給編程人員帶來較大的自由和方便； （ 3） VHDL 對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必關(guān)心最終設(shè)計實現(xiàn)的目標器件是什么； （ 4） VHDL 具有電路仿真與驗證功能，可以保證設(shè)計的正確性，用戶甚至不必編寫如何測試相量便可以進行源代碼級的調(diào)試，而且設(shè)計者可以非常方便地比較各種方案之間的可行性及其優(yōu)劣，不需做任何實際的電路實驗； （ 5） VHDL 語言可以與工藝無關(guān)編程； （ 6） VHDL 語言標準、規(guī)范，易于共享和復用。具體說明如下： （ 1）實體（ ENTITY） 程序是設(shè)計的基本模塊和初級單元 ,在分層設(shè)計中 ,頂層有頂層實體 ,含在頂層實體中的較低層的描述為底層實體 .配置把頂層實體和底層實體連接起來 .實體說明語句僅對本實體與外部電路接口進行描述 . （ 2）結(jié)構(gòu)體（ ARCHITECTURE） 結(jié)構(gòu)體也叫構(gòu)造體 ,描述了實體的結(jié)構(gòu)、行為、元件及內(nèi)部連接關(guān)系，也就是說它定義了設(shè)計實體的功能，規(guī)定了設(shè)計實體的數(shù)據(jù)流程，制定了實體內(nèi)部元件的連接關(guān)系。 （ 4）程序包（ PACKAGE） 程序包是經(jīng)常使用的數(shù)據(jù)類型和子程序的集合，可以認為是 VHDL 的工具箱 ,主要對程序包中的常量、數(shù)據(jù)類型和子程序進行格式描述，類似于 C 語言中的頭文件。 10 VHDL 語言的應用 硬件描述語言已成為當今以及未來電子設(shè)計自動化 (EDA)解決方案的核心，特別是對于深亞微米復雜數(shù)字系統(tǒng)的設(shè)計，硬件描述語言具有獨特的作用 。 利用硬件描述語言 VHDL，數(shù)字電路系統(tǒng)可從系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次進行設(shè)計，即上層到下層（從抽象到具體）逐層描述自己的設(shè)計思想，用一系列分層次的模塊來表示極其復雜的數(shù)字系統(tǒng)。接著，再用專用集成電路 (ASIC)或現(xiàn)場可編程門陣列 (FPGA)自動布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實現(xiàn)的具體電 路布線結(jié)構(gòu)。據(jù)統(tǒng)計，目前在美國硅谷約有 90%以上的 ASIC 和 FPGA 采用硬件描述語言進行設(shè)計。 11 4 系統(tǒng)設(shè)計方案的研究 系統(tǒng)功能需求分析 本系統(tǒng)主要集中在以 FPGA 以核心外圍擴展設(shè)計，整個電路主要電子鎖具的組成框圖是以可編程邏輯器件（ FPGA）為核心，配以相應硬件電路，完成密碼的設(shè)置、存貯、識別和顯示、 驅(qū)動電磁執(zhí)行器并檢測其驅(qū)動電流值，報警等功能。 系統(tǒng)實現(xiàn)方案的論證比較 方案一 ：采樣 臺灣凌陽科技有限公司推出的以凌陽自主研發(fā)的 SPCE061A 芯片為主控芯片，用一條下載線連接到計算機就 可以實現(xiàn)在線仿真、在線調(diào)試、在線下載，低廉的價格保證了系統(tǒng)可靠開發(fā)；此外， 61 板具有 SOC 概念、 DSP 功能和語音特色，為電子密碼鎖的語音報警提供了方便，但是基于單片機設(shè)計的密碼鎖外圍電路比較復雜，系統(tǒng)可靠性差，密碼的數(shù)量少，尤其是系統(tǒng)的程序不夠穩(wěn)定，功率較大，需要專門的電源供電，所以不采用這個方案。由于采用的是可編程邏輯器件 FPGA，使得系統(tǒng)有相當大的靈活性，隨時可以進行硬件升級、擴展。 方案的論證比較 在實際應用中 , 由于程序容易跑飛 , 系統(tǒng)的可靠性能較差，而基于 FPGA 設(shè)計的電子密碼鎖克 服了基于單片機設(shè)計密碼鎖的缺點。 系統(tǒng)方 案的總體設(shè)計 系統(tǒng)原理框圖 本系統(tǒng)由主控芯片（ FPGA）、鍵盤、顯示電路、報警電路和開 /關(guān)門電路組成，而主控芯片又可分為按鍵處理部分、控制部分和譯碼顯示部分。 FPGA 主要實現(xiàn)以下邏輯功能：鍵盤處理、數(shù)碼顯示、設(shè)置密碼、解碼開門以及報警等控制功能。輸入正確密碼后，按確認鍵即可開門，在門開的狀態(tài)下，第一次輸入新密碼后再確認密碼可設(shè)置密碼，輸入的密碼在八位數(shù)碼管上顯示，最后輸入的數(shù)字顯示在最右邊，每輸入一位數(shù)字，密碼在數(shù)碼管上的顯示左移一位。初始密碼為 0，即上電后，按確認鍵即可開門。在輸入密碼的過程中，當用戶鍵入錯誤密碼時，系統(tǒng)就會報警，由揚聲器發(fā)出報警聲，當連續(xù)三次出現(xiàn)密碼錯誤時，則系統(tǒng)會長時間報警不止，這時必須按警報復位鍵方可停止。通過 FPGA 的處理，從而實現(xiàn)基于 FPGA 的電子密碼鎖的設(shè)計，系統(tǒng)實現(xiàn)框圖如圖 所示。FLEX10K 器件是工業(yè)界第一個嵌入式的 PLD(可編程邏輯器件 ),由于其具有高密度、低成本、低功率等特點 ,成為當今 Altera PLD 中應用廣泛的器件系列 [19]。設(shè)計輸入 (圖形或 VHDL(甚高速集成電路硬件描述語言 )等 )經(jīng)過編譯后產(chǎn)生的數(shù)據(jù)格式 (網(wǎng)表 ),大多配置到 LAB 中。要將設(shè)計配置到 EAB 中是一個較為復雜的過程 ,在這個過程中必須遵守一定的規(guī)則 ,同時 ,又要對設(shè)計的狀態(tài)、輸入、輸出 [20]。 14 FPGA 邏輯功能結(jié)構(gòu)及開發(fā) FPGA 芯片 FLEX10K 在工作期間，將配置數(shù)據(jù)保存在 SRAM 中，而 SRAM 數(shù)據(jù)是易丟失的。初始化后，器件進入用戶模式，開始系統(tǒng)運行。對器件進行配置時，我們先用被動串行法（ passive serial）。當整個系統(tǒng)設(shè)計完成后，利用 EPPOM 方式對器件進行配置。 FPGA 使用的開發(fā)軟件為 MAX+PLUS II。 MAX+PLUS II 支持各種 HDL輸入選項，包括