【正文】 when 3 =m=t4。 architecture one of decode is 30 signal n:integer range 0 to 7。 else lastk=000000000000。 then cout=39。北京：清華大學(xué)出版社， 1997. [16] 楊春玲 ,張輝 .現(xiàn)代可編程邏輯器件及 SOPC 應(yīng)用設(shè)計 [M].哈爾濱工業(yè)大學(xué)出版社 ,2021. [17] 尹常永編著 .EDA 技術(shù)與數(shù)字系統(tǒng)設(shè)計 .西安 :西安電子科技大學(xué)出版社 .2021. [ 18 ]譚會生 , 瞿 遂春 . EDA 技術(shù)綜合應(yīng)用實例與分析 [M ].西安 : 西安電子科技大學(xué)出版社 , 2021. [19] 于楓編著 .ALTERA 可編程邏輯器件應(yīng)用技術(shù) .北京 :科學(xué)出版社 .2021. [20] . Alouani,etal. On sensor Track Fusion[M]. Proceedings of America control 27 Conference,Maryland, June 1994:142～ 144. [21]李連華 . 基于 FPGA 的電子密碼鎖設(shè)計 [J ]. 中國科技信 . [22]王道憲 .CPLD/FPGA 可編程邏輯器件應(yīng)用與開發(fā) .北京 :國防工業(yè)出版社 ,. [23] 盧毅，賴杰， VHDL 與數(shù)字電路設(shè)計，北京 :科學(xué)出版社， . 社 ,2021. [24] 王振紅 .VHDL 數(shù)字電路設(shè)計與應(yīng)用實踐教程 .北京：機(jī)械工業(yè)出版社， 2021. [25] 閻石 .數(shù)字電子技術(shù)基礎(chǔ) [M].北京：高等教育出版社， 1998:19 28 附 錄 1 主程序 library ieee。在整個論文的選題、理論研究、總體設(shè)計、詳細(xì)設(shè)計的過程中，自始至終得到了導(dǎo)師廖老師的悉心指導(dǎo)和深切關(guān)懷。再與其它的電路相連就構(gòu)成一個完整的數(shù)字密碼鎖。 8 位并行輸出口輸出不同的字節(jié)數(shù)據(jù)即可獲得不同的數(shù)字或字符，如表 所示。由此由上而下分析其邏輯功能，從底層進(jìn)行設(shè)計編譯，每一級都進(jìn)行波形驗證。要將設(shè)計配置到 EAB 中是一個較為復(fù)雜的過程 ,在這個過程中必須遵守一定的規(guī)則 ,同時 ,又要對設(shè)計的狀態(tài)、輸入、輸出 [20]。 系統(tǒng)方 案的總體設(shè)計 系統(tǒng)原理框圖 本系統(tǒng)由主控芯片（ FPGA）、鍵盤、顯示電路、報警電路和開 /關(guān)門電路組成，而主控芯片又可分為按鍵處理部分、控制部分和譯碼顯示部分。 10 VHDL 語言的應(yīng)用 硬件描述語言已成為當(dāng)今以及未來電子設(shè)計自動化 (EDA)解決方案的核心，特別是對于深亞微米復(fù)雜數(shù)字系統(tǒng)的設(shè)計，硬件描述語言具有獨特的作用 。 無論怎樣的問題和障礙， FPGA 的應(yīng)用熱潮正逐步形成隨著 FPGA 集成水平的進(jìn)一步提高芯核產(chǎn)業(yè)的進(jìn)一步擴(kuò)大，可以相信用不了多久大部分的電子設(shè)計領(lǐng)域 MCU 、 MPU、 DSP 或 AD/A 和 RAM 等必將以各種軟硬核的形式 FPGA 實現(xiàn)真正的單片系統(tǒng)。 加電時， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA進(jìn)入工作狀態(tài)。這樣就沒有了 NRE成本，最終的設(shè)計也比采用定制固定邏輯器件時完成得更快。它具有安全可靠、連接方便、簡單易用、結(jié)構(gòu)緊湊、系統(tǒng)可擴(kuò)展性好等特點 。但是密碼不能太簡單，太簡單了就容易被他人在鍵盤上試探出來，或者可能被旁觀者窺測出來，造成保密性不足。它是解決重要部門出入口實現(xiàn)安全防范管理的有效措 施，適用各種場合，如銀行、賓館、機(jī)房、軍械庫、機(jī)要室、辦公間、智能化小區(qū)、工廠、家庭等。當(dāng)然，該系統(tǒng)在一些細(xì)節(jié)的設(shè)計上還需要不斷的完善和改進(jìn)，特別是對系統(tǒng)的擴(kuò)展有很好的實用和設(shè)計的價值。本制作是針對這些電路而設(shè)計的，將以往的以單片機(jī)實現(xiàn)設(shè)計改為可編程器件 FPGA 利用 VHDL 編程實現(xiàn)電子密碼鎖的設(shè)計。硬件方面要解決 FPGA 可編程器件與其外圍電路的接口設(shè)計的問題；軟件方面主要問題是利用 VHDL 語言完成基于FPGA 的電子密碼鎖的編程問題。 對于可編程邏輯器件，設(shè)計人員可利用價格低廉的軟件工具快速開發(fā)、仿真和測試其設(shè)計。 目前 FPGA 的品種很多，有 XILINX 的 XC 系列、 TI 公司的 TPC 系列、 ALTERA 公司的 FIEX 系列等。 （ 5）開發(fā)周期短 由于 FPGAN 內(nèi)部資源豐厚及功能強(qiáng)大以及相應(yīng)的 EDA軟件功能完善和強(qiáng)大仿真能力便捷而實時開發(fā)過程形象 而直觀兼之硬件因素涉及甚少，一些 EDA專家指出未來的大系統(tǒng) FPGA設(shè)計僅是各類再應(yīng)用邏輯與 IP 核 CORE 的拼裝 TI 公司認(rèn)為 一個 ASIC 80 功能可用 IP 核等現(xiàn)成邏輯合成 因此可在很短的時間內(nèi)完成十分復(fù)雜的系統(tǒng)設(shè)計。 （ 3）配置（ CONFIGURATION） 配制用于將元件實例與實體 結(jié)構(gòu)成對綁定，決定了哪個結(jié)構(gòu)體于實體關(guān)聯(lián)。而且系統(tǒng)設(shè)計完善以后還可以將主控的 FPGA 固化成一片 ASIC，那么這塊 ASIC 就可以作為專用的數(shù)字密碼鎖芯片。 FLEX10K器件主要由 EAB(嵌入式陣列塊 )、 LAB(邏輯陣列塊 )、快速通道線和 I/O 單元 4 部分組成。 FPGA 設(shè)計經(jīng)過 4 個基本階段：設(shè)計輸入、設(shè)計編譯、設(shè)計驗證和器件編程。 數(shù)碼管顯示塊中共有 8 個發(fā)光二極管，其中 7 個發(fā)光二極管構(gòu)成七筆字形 “ 8” ，1 個發(fā)光二極管構(gòu)成小數(shù)點。 頂層圖形設(shè)計 本設(shè)計在 QuartusⅡ環(huán)境下的頂層圖形設(shè)計文件如圖 所示。在本人做畢業(yè)設(shè)計中，得到了我的導(dǎo)師廖宇的悉心指導(dǎo)和無私幫助。可編程 ASIC 設(shè)計及其應(yīng)用。139。 n=0。 code:out std_logic_vector(7 downto 0)。led=01000000。 process(m) begin case m is when 0 =code=00111111。 3 掃描程序 library ieee。 then 32 m=39。n=0； alarm=39。k0=key； end if； end if； end process； door=m。對本文的研究做出貢獻(xiàn)的個人和集體，均已在文中以明確方式標(biāo)明。k6=k5。k7=0； elsif key=10 then n=0； if m=39。 signal m:std_logic。 when 10 =code=01000000。led=00000010。 end if。 clkout=cout。 then k=m。 architecture behave of key is signal cout:std_logic。在這里，我還要特別感謝郭強(qiáng)同學(xué)，田陽普同學(xué)和梁棟同學(xué)在我設(shè)計制作 階段給予的極大幫助。 （ 3）本系統(tǒng)結(jié)合了現(xiàn)在最有發(fā)展前景的 FPGA 設(shè)計的電子密碼鎖系統(tǒng)，安全可靠，科技含量高，易于擴(kuò)展。本設(shè)計采用的是自下而上的設(shè)計方法 , 逐層完成相應(yīng)的描述、編譯、仿真與驗證 , 即先建立一些低層次的設(shè)計 , 再將它們組合在一起 , 最后形成一個單一的頂層設(shè)計文件。同理，獲取列值也是如此，先輸出 4列為高電平，然后在輸出 4 行為低電平，再讀入列值，如果其中有哪一位為低電平， 15 那么肯定對應(yīng)的那一列有按鍵按下。這種方式是通過下載電纜對器件進(jìn)行配置的，適合于調(diào)試階段。門開后可通過鎖門按鈕關(guān)門，門關(guān)上后要再次輸入密碼才能開門。 VHDL 的應(yīng)用已成為當(dāng)今以及未來 EDA 解決方案的核心，而且是復(fù)雜數(shù)字系統(tǒng)設(shè)計的核心 [18]。 VHDL 的特點使得電子系統(tǒng)新的設(shè)計方法 —— “ 自頂向下 ” 設(shè)計方法更加容易實 現(xiàn) [14]。 FPGA 的應(yīng)用特點 隨著電子技術(shù)的飛速發(fā)展 , 基于 FPGA的設(shè)計向高集成度高速度和低價位方向不斷邁進(jìn) 其應(yīng)用領(lǐng)域不斷擴(kuò)大這主要是由于 FPGA以下技術(shù)特點的不 斷發(fā)展 [11]。 FPGA 的基本特點主要有： 1）采用 FPGA 設(shè)計 ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。另一方面，可編程邏輯器件（ PLD）是能夠為客戶提供范圍廣泛的多種邏輯容量、特性、速度和電壓參數(shù)的標(biāo)準(zhǔn)成品部件 —— 而且此類器件可在任何時間改變，從而完成許多種不同的功能 [8]。在安防工程中，鎖具產(chǎn)品是關(guān)系到整個系統(tǒng)安全性的重要設(shè)備，所以鎖具產(chǎn)品的優(yōu)劣也關(guān)系了整個安防工程的質(zhì)量和驗收。 基于 FPGA 的電子密碼鎖已經(jīng)是現(xiàn)代生活中經(jīng)常用到的工具之一，用于各類保險柜、房門、防盜門等等。 I 摘要 基于 FPGA設(shè)計的電子密碼鎖是一個小型的數(shù)字系統(tǒng)，與普通機(jī)械鎖相比 , 具有許多獨特的優(yōu)點 : 保密性好 , 防盜性強(qiáng) , 可以不用鑰匙 , 記住密碼即可開鎖等。在實際應(yīng)用中 , 由于程序容易跑飛 , 系統(tǒng)的可靠性能較差 [2]。我 國密碼鎖具行業(yè)對密碼鎖具高新技術(shù)的投入正逐年增大，高檔密碼鎖的市場需求也逐年增加 [4]。正如其命名一樣，固定邏輯器件中的電路是永久性的，它們完成一種或一組功能，一旦制造完成，就無法改變。 5 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個新概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個部分。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編程 FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對其編程 [10]。對于一個電路模塊或者數(shù)字系統(tǒng)而言 ,定義了外部端口后 ,一旦內(nèi)部功能算法完成后 ,其他系統(tǒng)可以直接依據(jù)外部端口調(diào)用該電路模塊或數(shù)字系統(tǒng) ,而不必知道其內(nèi)部結(jié)構(gòu)和算法。據(jù)統(tǒng)計，目前在美國硅谷約有 90%以上的 ASIC 和 FPGA 采用硬件描述語言進(jìn)行設(shè)計。初始密碼為 0，即上電后，按確認(rèn)鍵即可開門。對器件進(jìn)行配置時，我們先用被動串行法（ passive serial）。 首先固定輸出 4 行為高電平 (接到電源 )，然后輸出 4 列為低電平，在讀入輸出的 4 行的值，通常高電平會被低電平拉低，如果讀入的 4 行均為高電平，那么肯定沒有按鍵按下，否則，如果讀入的 4 行有一 位為低電平，那么對應(yīng)的該行肯定有一個按鍵按下，這樣便可以獲取到按鍵的行值。 本系統(tǒng)控制流程如圖 所示： 否 否 否 否 否 是 是 是 是 是 開始 鍵盤輸入 是數(shù)字鍵？ 門已開？ 輸入一位密碼 開門 存入新密碼，清顯示 密碼正確？ 不正確次數(shù)達(dá)到三？ 不正確次數(shù)加一 報警 有鎖門信號？ 清顯示，關(guān)門 圖 系統(tǒng)控制圖程 19 鍵盤掃描 程序框圖 圖 鍵盤掃描程序框圖 開始 時鐘上升沿觸發(fā)？ 列為高電平？ 逐列掃描 20 獲取鍵值程序框圖 圖 鍵值程序框圖 開始 時鐘上升沿？ 按鍵按下？ 判斷行和列 輸出 左移 清0？ 右移清零 21 解碼、報警模塊 圖 解碼報警模塊 開始 門已開？ 輸入密碼后確認(rèn) 密碼正確？ 開門，不響警報 計數(shù)器 +1，仍關(guān)門 不正確次數(shù) 大于 3？ 復(fù)位？ 計數(shù)器清 0，警報停止 報警 22 7 系統(tǒng)的原理實現(xiàn) 系統(tǒng)的層次化設(shè)計 基于 FPGA 的數(shù)字系統(tǒng)的層次化設(shè)計，一般都要經(jīng)過 4 個階段 : 設(shè)計輸入、編譯、 仿真驗證、下載器件。 (2)本裝置結(jié)構(gòu)簡單、體積小、性能穩(wěn)定，操作容易、使用方便，可以安裝在不同的門上，具有一 定推廣應(yīng)用價值。我們一起學(xué)習(xí)，共同進(jìn)步。 end key。139。 keyout=k。 else n=0。 when 6 =m=t1。 when 9 =code=01101111。 signal n,i:integer range 0 to 3。k6=0。w7=k7；