【正文】 sion capacity increases, Mary quadrature amplitude modulation of MQAM (Multiple quadrature the Amplitude Modulation) will be more widely used. This paper studies the realization of FPGAbased 16QAM modulation and demodulation. Firstly, the principle of QAM modulation is presented, and the modeling of the 16QAM modulationamp。最后用 Verilog 語言編寫程序完成了整個(gè)系統(tǒng)的仿真，并對(duì)編好的程序其進(jìn)行了編譯調(diào)試。釆用 Verilog 硬件描述語言對(duì)16QAM 調(diào)制解調(diào)系統(tǒng)中的關(guān)鍵模塊進(jìn)行描述，完成了功能上的仿真驗(yàn)證，通過對(duì)比驗(yàn)證了設(shè)計(jì)的正確性，為下一步的硬件實(shí)現(xiàn)打下了很好的基礎(chǔ)。關(guān)于載波信號(hào)發(fā)生器的設(shè)計(jì)，本文釆取傳統(tǒng) DDS 采用的正弦查表來實(shí)現(xiàn) DDS 中相位幅度的轉(zhuǎn)換。 本文在對(duì) QAM 調(diào)制解調(diào)的基本原理、調(diào)制端的基帶成形理論研究的基礎(chǔ)上，通過 Matlab軟件的 Simulink 仿真平臺(tái)實(shí)現(xiàn)了 16QAM 調(diào)制解調(diào)系統(tǒng)的建立及實(shí)驗(yàn)驗(yàn)證。 畢業(yè)設(shè)計(jì)（論文） 設(shè)計(jì)（論文）題目： 基于 FPGA 的 16QAM 調(diào)制解調(diào)電路設(shè)計(jì) 重慶郵電大學(xué)本科畢業(yè)設(shè)計(jì)（論文） I 摘 要 正交振幅調(diào)制（ QAM)技術(shù)有著非常廣泛的應(yīng)用范圍，不僅在移動(dòng)通信領(lǐng)域應(yīng)用，而且在有線電視傳輸、數(shù)字視頻廣播衛(wèi)星通信（ DVBS)等領(lǐng)域也都得到廣泛應(yīng)用。它在調(diào)制過程中利用了相位和幅度兩維空間資源，比只利用單一維度空間資源的 PSK 和 ASK 調(diào)制方式頻譜利用率高，不僅如此， QAM 的星座點(diǎn)比 PSK 的星座點(diǎn)更分散，星座點(diǎn)之間的距離因此更大，所以能提供更好的傳輸性能。之后利用 Alera公司的 Quartus II 軟件加載 ModelSim作為軟件開發(fā)環(huán)境，設(shè)計(jì)并實(shí)現(xiàn)了 16QAM 調(diào)制解調(diào)系統(tǒng)的串并轉(zhuǎn)換、差分和星座映射、 DDS 和加法器等關(guān)鍵模塊。 本文主要研究了基于 FPGA 的 16QAM 調(diào)制與解調(diào)的實(shí)現(xiàn)。說明了 QAM 調(diào)制和解調(diào)的原理，然后對(duì)各系統(tǒng)組成模塊分析與仿真之后提出基于 FPGA的 16QAM調(diào)制與解調(diào)的總體設(shè)計(jì)方案。首先對(duì) 16QAM 調(diào)制解調(diào)總體進(jìn)行了系統(tǒng)仿真；然后用 Verilog 語言在 Quartus II 軟件平臺(tái)下完成了系統(tǒng)各功能模塊的編寫、功能與時(shí)序仿真和綜合，最后把各模塊組成的頂層原理圖編譯成的程序下載到 EPMC20T100C5 芯片上，手動(dòng)輸入基帶信號(hào)，經(jīng)過芯片處理后，基帶信號(hào)得以有效恢復(fù)。demodulation system is built with the SystemView software. Then, by way of analyzing system position modules and partial simulation, the design of the l6QAM modulation system based on FPGA is put forwards. Finally the whole system simulation is realized with Verilog, And programmed to pile debug. In this paper, the principle and design method of carrier recovery, quadrature coherent demodulator, FIR low pass filter and sampling and decision are detailedly introduced. Firstly, The system of 16QAM is simulated with SystemView. Then, each functional module is implemented with Verilog HDL on the Quartus II sofiware flat, and the functionamp。傳統(tǒng)的觀點(diǎn)通常認(rèn)為在大規(guī)模的數(shù)字系統(tǒng)開發(fā)中應(yīng)用 FPGA 功耗過大且過于昂貴，一般用來創(chuàng)建原型比較好。例如 Xilinx 公司的 Spartan3A DSP 系列， 它移入了高端 Virtex 5 系列的 DSP 性能，而賣價(jià)最高才20 美分。從根本上講 DSP 只是適合于串行算法，通常多處理器系統(tǒng)是非常昂貴的， 而且也僅僅只適合粗粒度 的并行運(yùn)算 。 DSP 和 FPGA 兩者各有所長(zhǎng)，實(shí)現(xiàn)時(shí)，一般都是配合使用， 通常是利用 FPGA 的可重配置和高并行度作 FIR、 FFT 等的協(xié)處理器，而用 DSP 作主處理器。此外， FPGA 擁有比 DSP 更加強(qiáng)大的計(jì)算能力。數(shù)字通信系統(tǒng)中有許多關(guān)鍵技術(shù)，如軟件無線電、 CDMA 技術(shù)、多用戶檢 測(cè)等技術(shù)都需要依靠髙性能、高速的并行處理器來實(shí)現(xiàn)?，F(xiàn)在，已經(jīng)可以把 FPGA 和 DSP 核集成在一起， FPGA 芯片在一些具體方 面的應(yīng)用也隨之得到了極大地推動(dòng)，如用于基帶調(diào)制解調(diào)、實(shí)現(xiàn)語音合成、系統(tǒng) 控制以及糾錯(cuò)編碼等功能；用來實(shí)現(xiàn)定時(shí)的恢復(fù)、基帶調(diào)制解調(diào)功能、頻率控制和自動(dòng)增益、 脈沖整形、符號(hào)檢測(cè)和匹配濾波器等。 FPGA 在數(shù)字通信領(lǐng)域的應(yīng)用，極大地推動(dòng)了 SOC 的發(fā)展，同時(shí)也讓現(xiàn)代 通信系統(tǒng)的性能得到了大大的改善。比如，在現(xiàn)在的第三代無線通信中，單片 FPGA 不僅能完成信道和信源方面的物理層處理操作，同時(shí)還能對(duì)高層信令進(jìn)行處理和控制，而對(duì)信令的 操作則更多是通過 FPGA 當(dāng)中內(nèi)嵌的軟核CPU和硬核 CPU 來完成的。今后高速 DSP 應(yīng)用技術(shù)必將是以系統(tǒng)芯片為核心，而重慶郵電大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 2 且信息處理速度將突破每秒十億次乘加運(yùn)算，所以唯有 FPGA 芯片才能擔(dān)當(dāng)此重任。 重慶郵電大學(xué)本科畢業(yè)設(shè)計(jì)（論文） 3 第一章 概 述 第一節(jié) 課題研究背景及意義 現(xiàn)代社會(huì)移動(dòng)用戶數(shù)量的不斷增加，傳統(tǒng)通信系統(tǒng)的容量越來越不能滿足通信的要求而可用頻帶資源有限，同時(shí)不能靠無限增加頻道數(shù)目來解決系統(tǒng)容量問題。為了使基帶信號(hào)能夠在頻帶信道上進(jìn)行傳輸，比如無線信道， 同時(shí)也為了能夠同時(shí)傳輸多路基帶信號(hào)，就需要采用調(diào)制和解調(diào)的技術(shù)。調(diào)制是指為了適應(yīng)倍道傳輸?shù)囊?，把基帶信?hào)的頻譜搬移到一定的頻帶范圍。 第二節(jié) QAM 技術(shù)現(xiàn)狀與發(fā)展 以前的通信系統(tǒng)為模擬通信系統(tǒng)，所以調(diào)制技術(shù)是由模擬信號(hào)的調(diào)制與解調(diào)技術(shù)最初開始發(fā)展的。隨著現(xiàn)在日益增多的各種通信系統(tǒng)數(shù)量，為了更好的充分利用緊張的頻譜資源，廣大通信科研工作者致力于研究頻譜利用率更高的新型數(shù)字調(diào)制方式，而且原 CCITT (國(guó)際電報(bào)電話咨詢委員會(huì)）也一直在促進(jìn)并鼓勵(lì)開發(fā)新奇的頻譜使用技術(shù)，為使各種通信系統(tǒng)能夠有效的進(jìn)行通信，原 CCITT 科學(xué)地將頻段分別分配給各個(gè)通信系統(tǒng)，因而許多科研院所，用戶個(gè)體和通信公司都在通過 開發(fā)先進(jìn)的調(diào)制技術(shù)用以提高頻譜利用率提高頻譜利用率是人們?cè)O(shè)計(jì)和規(guī)劃通信系統(tǒng)的關(guān)注焦點(diǎn)之一，同時(shí)也是提高通信系統(tǒng)容量的重要措施。在數(shù)字調(diào)制系統(tǒng)中的頻譜利用率主要是指?jìng)鬏數(shù)男蕟栴}。從上面對(duì)頻譜利用率的定義可以發(fā)現(xiàn)，要使得通信系統(tǒng)的頻譜利用率有所提高主要可以兩種途徑：一是通過提高該調(diào)制系統(tǒng)的傳信率即信息傳輸速率，二是降低己調(diào)信號(hào)所占用的頻帶寬度。正交幅度調(diào)制是一種振幅與相位相結(jié)合的高階調(diào)制方式，具有較高的頻帶利用率和較好的功率利用率，現(xiàn)如今已在中、大容量數(shù)字微波通信系統(tǒng)、衛(wèi)星通信等領(lǐng)域中得到廣泛運(yùn)用。尤其是多進(jìn)制 QAM（ 16QAM），由于其頻帶利用率高，在通信業(yè)務(wù)日益增多使得頻帶利用率成為主要矛盾的情況下，正交幅度調(diào)制方式是一種比較好的選擇。所以，在選擇調(diào)制方案時(shí)，第三代移動(dòng)通信系統(tǒng)考慮的就不能只是抗干擾性能，頻帶利用率與靈活性應(yīng)該予以更多考慮。而正交振幅調(diào)制 QAM 具有高頻譜利用率，能根據(jù)信號(hào)傳輸環(huán)境與信號(hào)源的不同自適應(yīng)地調(diào)整調(diào)制速率等優(yōu)點(diǎn)，因此可以有效緩解可用頻帶緊張的情況及實(shí)現(xiàn)多速率的多媒體綜合業(yè)務(wù)傳輸。因此，在通信傳輸領(lǐng)域， QAM 調(diào)制方式得到了廣泛的應(yīng)用。 QAM 并不是一種新的調(diào)制方式， QAM 在有線通信系統(tǒng)中的應(yīng)用早在 10 多年前就已經(jīng)開始了，但直到最近幾年，它在無線信道中的應(yīng)用才開始興起，在數(shù)字電視這樣的寬帶通信系統(tǒng)中 QAM 應(yīng)用較多，但在無線窄帶通信系統(tǒng)中的應(yīng)用還非常少。在實(shí)現(xiàn)方法及過程中，多數(shù)文章內(nèi)容以軟件仿真為主，而且大多文章只實(shí)現(xiàn)系統(tǒng)的某個(gè)模塊，介紹用 FPGA 硬件實(shí)現(xiàn)的文章更是寥寥無幾。所謂軟件無線電，即在一個(gè)開放的、標(biāo)準(zhǔn)化的、模塊化的通用硬件平臺(tái)上，通信功能由軟件完成。調(diào)制解調(diào)器作為軟件無線電技術(shù)研究的核心內(nèi)容之一，如何實(shí)現(xiàn)調(diào)制解調(diào)器的軟件化是實(shí)現(xiàn)軟件無線電通用性、開放性的關(guān)鍵環(huán)節(jié)。本文在 FPGA 這一軟件無線電平臺(tái)上采用 verilog 語言的方式實(shí)現(xiàn) 16QAM 調(diào)制解調(diào)，靈活性好。數(shù)字 QAM 調(diào)制解調(diào)技術(shù)自提出至今雖然己經(jīng)得到長(zhǎng)足的發(fā)展，但研究的重心往往偏于 QAM 調(diào)制解調(diào)的各種模塊的算法實(shí)現(xiàn)。另外無線信道的復(fù)雜度對(duì)QAM 解調(diào)也提出了嚴(yán)峻的挑戰(zhàn)。 本課題主要將對(duì) QAM 調(diào)制解調(diào)技術(shù)進(jìn)行研究，在深入研究理論的基礎(chǔ)上完 成調(diào)制解調(diào)系統(tǒng)中關(guān)鍵模塊 的設(shè)計(jì)實(shí)現(xiàn)。利用 Quartus II 軟件搭建了 16QAM 調(diào)制解調(diào)系統(tǒng)，是系統(tǒng)算法的快速實(shí)驗(yàn)平臺(tái)，對(duì)整個(gè)系統(tǒng)有著舉足輕重的作用。采樣判決采用門限設(shè)計(jì)來實(shí)現(xiàn)。 ? 第二章分析了 16QAM 調(diào)制解調(diào)的整體設(shè)計(jì)， 16QAM 頂層模塊原理和程序?qū)崿F(xiàn)。 ? 第四章分析了 16QAM 解調(diào)的原理與設(shè)計(jì)， 16QAM 接收端各個(gè)模塊的程序?qū)崿F(xiàn)。 ? 第六章總結(jié)了本文的主要內(nèi)容和創(chuàng)新點(diǎn)，指明了下一步的研究方向。在多進(jìn)制聯(lián)合鍵控體制中，相位鍵控的帶寬和功率占用方面都具有優(yōu)勢(shì)，即帶寬占用小和比特信噪比要求低。但是，在 MPSK 體制中，隨著 M 的增大，相鄰相位的距離逐漸減小，使噪聲容限隨之減小，誤碼率難于保證。在 QAM 體制中，信號(hào)的振幅和相位作為兩個(gè)獨(dú)立的參量同時(shí)受到調(diào)制 [1]。 第一節(jié) 16QAM 調(diào)制的方法和原理 16QAM 調(diào)制信號(hào)可以表示為： 2( ) [ ( ) ( ) ]j ftm e m c m su t R A jA g t e ???， ( 1, 2 , .. ., , 0 )m M T? ? ? ( ) c o s 2 ( ) sin 2 ,m c m sA g t ft A g t ft???? () 式中 mcA和 msA是電平值，這些電平值是通過將 2 比特序列映射為二進(jìn)制 4 電平振幅而獲得的，()gt為信號(hào)脈沖，f是正交載波頻率， M 為進(jìn)制數(shù)， 16QAM 調(diào)制中M 為 16。 例如一個(gè) 16 位正交幅度調(diào)制信號(hào)的星座圖如圖 所示，該星座圖是通過用16QAM 中 M＝ 4PAM 的信號(hào)對(duì)每個(gè)正交載波進(jìn)行振幅調(diào)制再將兩路幅值映射到x， y 軸得到的，星座點(diǎn)數(shù)為 4 4 16??。如果 2kM?，那么 QAM 方法就可以達(dá)到以符號(hào)速率/BRk同時(shí)發(fā)送 2logkM?個(gè)二進(jìn)制數(shù)據(jù)。圖 給出了 QAM 調(diào)制器的框圖。 第二節(jié) 16QAM 解調(diào)方法和原理 解調(diào)實(shí)質(zhì)上是調(diào)制的逆過程，在理想情況下， 16QAM 信號(hào)的頻帶利用率為2log ( / / )M b s Hz，目前，對(duì) QAM 信號(hào)的解調(diào)方法很多，其主要方法有以下三種：模擬相干解調(diào)、數(shù)字相干解調(diào)、全數(shù)字解調(diào)。此處 4L? 時(shí)為16QAM 相干解調(diào)。在調(diào)制端，基帶脈沖成形原理是一個(gè)及其重要的部分，這里對(duì)與模塊設(shè)計(jì)相關(guān)的基帶成形作了說明。本章通過對(duì) QAM 調(diào)制解調(diào)相關(guān)理論的重點(diǎn)闡述，為后面進(jìn)一步研究 QAM調(diào)制解調(diào)的仿真和 FPGA 實(shí)現(xiàn)都打下了很好的基礎(chǔ)。由頂層向底層逐層展開設(shè)計(jì)，各功能模塊的內(nèi)部結(jié)構(gòu)逐級(jí)得到深化和細(xì)化。因?yàn)橛布枋稣Z言可以比較抽象的層次上描述設(shè)計(jì)的結(jié)構(gòu)和內(nèi)部特征，而對(duì)系統(tǒng)進(jìn)行行為描述的目的是在系統(tǒng)設(shè)計(jì)的初始階段，通過對(duì)系統(tǒng)行為描述的仿真來發(fā)現(xiàn)系統(tǒng)設(shè)計(jì)中存在的問題。軟件設(shè)計(jì)工作主要采用 Altera 公司 的 Quartus II 軟件進(jìn)行自頂向下的設(shè)計(jì)和 Verilog 語言進(jìn)行行為級(jí)描述設(shè)計(jì)， Quartus II 是美國(guó) Altera 公司自行設(shè)計(jì)的一種 CAE 軟件工具，方便利用 EDA 方式設(shè)計(jì) ASIC 芯片，支持嵌入式系統(tǒng)的開發(fā)、 DSP Builder、 SOPC 開發(fā)、 Signal Tap 邏輯分析儀、LogicLock 優(yōu)化技術(shù)等，是一個(gè)有力的開發(fā)工具。本次設(shè)計(jì)中接收端的數(shù)字信號(hào)處理是建立在有符號(hào)數(shù)的運(yùn)算上進(jìn)行的。無符號(hào)數(shù)的 0 至 255 對(duì)應(yīng)于有符號(hào) 數(shù)的 1 至 128 和 0 至 +127。因此，對(duì)一個(gè)正數(shù)的二進(jìn)制碼取反加 1 則得到相應(yīng)負(fù)數(shù)的二進(jìn)制碼。如表 31 所示。