【正文】 ........ 13 基本操作時(shí)序 ........................................... 14 明 ............................................. 14 LCD模塊電路圖 .......................................... 14 167。 ..................................................... 16 167。 AD9851寫(xiě)數(shù)據(jù)與命令子程序 ................................... 20 第五章 測(cè)試數(shù)據(jù)及分析 23 167。 測(cè)試方法 ................................................... 23 167。 測(cè)試結(jié)果分析 ............................................... 28 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 結(jié)束語(yǔ) 29 致謝詞 30 參 考文獻(xiàn) 31 附錄一 電路原理圖 32 附錄二 電路 PCB 圖 33 附錄三 程序清單 34 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 1 第一章 緒論 167。用這種方法產(chǎn)生線性調(diào)頻信號(hào)及其它復(fù)雜波形信號(hào)的技術(shù)日益受到重視，并得到廣泛的應(yīng)用。 167。單片 集成的 DDS 產(chǎn)品是一種可代替鎖相環(huán)的快速頻率合成器件。DDS 以穩(wěn)定度高的參考時(shí)鐘為參考源，通過(guò)精密的相位累加器和數(shù)字信號(hào)處理，通過(guò)高速 D/A 變換器產(chǎn)生所需的數(shù)字波形（通常是正弦波形），這個(gè)數(shù)字波經(jīng)過(guò)一個(gè)模擬濾波器后，得到最終的模擬信號(hào)波形。 DDS 系統(tǒng)一個(gè)顯著的特點(diǎn)就是在數(shù)字處理器的控制下能夠精確而快速地處 理頻率和相位。） ,能夠進(jìn)行快速的信號(hào)變換（輸出 DAC 的轉(zhuǎn)換速率300 百萬(wàn)次 /秒）。 其實(shí)，以前 DDS 價(jià)格昂貴、功耗大（以前的功耗達(dá) Watt級(jí)） 、 DAC器件轉(zhuǎn)換速率不高，應(yīng)用受到限制，因此只用于高端設(shè)備和軍事上。因此， DDS 也獲得廣泛的應(yīng)用：現(xiàn)代電子器件、通信技術(shù)、醫(yī)學(xué)成像、無(wú)線、 PCS/PCN 系統(tǒng)、雷達(dá)、衛(wèi)星通信。在數(shù)字調(diào)制方面，它可以用來(lái)實(shí)現(xiàn)FSK， QPSK,8PSK等調(diào)制。在擴(kuò)頻通信方面，可以實(shí)現(xiàn) CDMA/FH工作方式以及任意規(guī)律的調(diào)頻模式。下文舉出了 DDS的幾個(gè)具體的 應(yīng)用： ① DDS作為分頻器在 PLL中的應(yīng)用 PLL 電路對(duì)輸入信號(hào)相當(dāng)于一個(gè)窄帶跟蹤濾波器，因此將 DDS 輸出信號(hào)作為參考信號(hào)驅(qū)動(dòng)一個(gè) PLL后，不但可以大大抑制雜散信號(hào)，還可以方便地將頻率信 號(hào)倍頻提高，但采取該方法會(huì)使輸出信號(hào)的相位噪聲惡化 。 ② 寬帶跳頻頻率合成器設(shè)計(jì)方案 采用 DDS+DS組合方式，可實(shí)現(xiàn)寬帶 DDS頻率合成器。 AD9854 的優(yōu)良性能使超高速頻率合成器實(shí)現(xiàn)成為可能。為了簡(jiǎn)化電路、提高頻率切換時(shí)間， DDS輸出 信號(hào)經(jīng)過(guò)一個(gè)帶通濾波器后，驅(qū)動(dòng)九倍頻器鏈作為頻率合成器的輸出。 ③ DDS在雷達(dá)和電子對(duì)抗中的應(yīng)用 頻率捷變雷達(dá)是指脈沖載頻 （ 脈沖內(nèi)，脈沖間或脈沖組間 )快速有規(guī)律或隨機(jī) 變化的雷達(dá)，它比普通雷達(dá)具有更強(qiáng)的抗干擾能力，并有增加雷達(dá)探測(cè)距離、提高跟蹤精度、改善角度和距離分辨力以及避免雷達(dá)之間相互干擾等優(yōu)點(diǎn)，近年來(lái)得到了廣泛重視。在頻率捷變雷達(dá)中，由于每次發(fā)射出去的脈沖載頻在快速變化，為了使混頻后的信號(hào)為一個(gè)固定中頻，就要求有一個(gè)隨磁控管頻率快速變化的本振源 ，由于 DDS 具有精度高、轉(zhuǎn)換快、穩(wěn)定性好等優(yōu)點(diǎn)，使得本振源具有較高的穩(wěn)定性 和跟蹤精度。 在電子對(duì)抗中，對(duì)雷達(dá)施放有源干擾，是對(duì)雷達(dá)進(jìn)行考驗(yàn)的主要手段之一，這就要求現(xiàn)代干擾機(jī)必須性能優(yōu)良，不斷地提高自動(dòng)化和自適應(yīng)能力，來(lái)達(dá)到最佳的目的。 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 3 167。所有的這些社會(huì)需求以及微電子技術(shù)、計(jì)算機(jī)技術(shù)、信號(hào)處理技術(shù)等本身的不斷進(jìn)步都極大刺激了頻率合成器技術(shù)的發(fā)展。 畢業(yè)設(shè)計(jì) 內(nèi)容 本次畢業(yè)設(shè)計(jì) 內(nèi)容為設(shè)計(jì)一個(gè)正弦信號(hào)發(fā)生器。 并要求以單片機(jī) AT89S52控制， DDS芯片 AD9851為核心，配置相應(yīng)的外設(shè)及接口電路，用 C語(yǔ)言開(kāi)發(fā)，完成一個(gè)正弦信號(hào)發(fā)生器。 正弦信號(hào)發(fā)生器的基本原理 根據(jù)系統(tǒng)的功能要求，控制系統(tǒng)采用 AT89S52 單片機(jī)，正弦信號(hào)發(fā)生模塊采用AD9851。通過(guò)單片機(jī)對(duì) AD9851的控制可以輸出不同頻率的正弦波。 167。一般由相位累加器、正弦查詢表、數(shù)模轉(zhuǎn)換器（ DAC）、低通濾波器（ LPF）和參考時(shí)鐘源等組成 [2]。 圖 DDS工作原理圖 每來(lái)一個(gè)時(shí)鐘脈沖 Fclk， N位加法器將頻率控制數(shù)據(jù) X與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果 Y送至累加寄存器的輸入端。最后經(jīng) D/A轉(zhuǎn)換器和低通濾波N 位 全加器 累加 寄存器 波形 存儲(chǔ)器 D/A 轉(zhuǎn)換器 基準(zhǔn)時(shí)鐘 clk f 地址值 相位 步進(jìn)量 Y ( 頻率數(shù)據(jù) ) X LPF out 39。相位累加器在基準(zhǔn)時(shí)鐘的作用下，進(jìn)行線性相位累加，當(dāng)相 位累加器加滿量時(shí)就會(huì)產(chǎn)生一次溢出，這樣就完成了一個(gè)周期，這個(gè)周期也就是 DDS信號(hào)的頻率周期。這樣就可以把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值（二進(jìn)制編碼）經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。 DDS頻率合成的特點(diǎn)有 [9]： ? 輸出頻率相對(duì)帶寬較寬 輸出頻率帶寬為 50%Fi（理論值）。事實(shí)上，在 DDS 的頻率控制字改變之后，需經(jīng)過(guò)一個(gè)時(shí)鐘周期之后按照新的相位增量累加，才能實(shí)現(xiàn)頻率的轉(zhuǎn)換。時(shí)鐘頻率越高，轉(zhuǎn)換時(shí)間越短。 ? 頻率分辨率極高 若時(shí)鐘 Fi 的頻率不變， DDS 的頻率分辨率就由相位累加器的位數(shù) N決定。目前，大多數(shù) DDS 的分辨率在 1Hz數(shù)量級(jí)，許多小于 1mHz 甚至更小。 ? 輸出 波形的靈活性 只要在 DDS內(nèi)部加上相應(yīng)控制入調(diào)頻控制 FM、調(diào)相控制 PM和調(diào)幅控制 AM，即可以方便靈活地實(shí)現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生 FSK、 PSK、 ASK 和 MSK等信號(hào)。當(dāng) DDS 的波形存儲(chǔ)器分別存放正弦和余弦函數(shù)表時(shí)，既可以得到正交的兩路輸出。 DDS也具有局限性，主要表現(xiàn)在： ? 輸出頻帶范圍有限 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 6 由于 DDS內(nèi)部 DAC和波形存儲(chǔ)器（ ROM）的工作速度限制，使得 DDS 輸出的最高頻有限。采用 GaAs 工藝的 DDS 芯片工作頻率可達(dá) 2GHz 左右。其來(lái)源主要有三個(gè)：相位累加器相位舍位誤差造成的雜散；幅度量化誤差（由存儲(chǔ)器有限字長(zhǎng)引起）造成的雜散和 DAC非理想特性造成的雜散。 DDS的相關(guān)計(jì)算 由 DDS的工作原理 ，我們可以總結(jié)出以下幾個(gè)公式，各符號(hào)的定義為： Fi：基準(zhǔn)頻率； Fo： DDS輸出頻率； M：頻率控制字； N：相位累加器位數(shù)； K： DDS每個(gè)輸出周期的抽樣點(diǎn)數(shù)； Fmin： DDS最小輸出頻率（頻率分辨率）； Fmax： DDS最大輸出頻率。 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 7 第三 章 硬件電路設(shè)計(jì) 167。我本著實(shí)現(xiàn)所有要求的功能的基礎(chǔ)上，簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，這樣可以降低成本，也可以減少一些電路本身的干擾。各個(gè)模塊之間的關(guān)系如 圖 。本系統(tǒng)的核心是正弦信號(hào)產(chǎn)生模塊，因它是產(chǎn)生正弦信號(hào)的中心，其它器件只是讓整個(gè)系統(tǒng)更加完善。 方案一：利用單片機(jī)查詢正弦表的方法來(lái)產(chǎn)生正弦信號(hào)。缺點(diǎn)是輸出信號(hào)頻率范圍比較窄，而且輸出信號(hào)的波形好壞和單片機(jī)查詢的正弦表有密切關(guān)系，既在正弦波的一個(gè)周期內(nèi)所查的正弦表次數(shù)越多，則正弦波的波形越好。 方案二：利用模擬電路知識(shí)中的振蕩電路的方法來(lái)產(chǎn)生正弦信號(hào)。缺點(diǎn)是電路的抗干擾能力比較差，不易實(shí)現(xiàn)程控，當(dāng)輸出頻率比較高時(shí)電路設(shè)計(jì)比較困難。此方法的優(yōu)點(diǎn)是輸出信號(hào)的頻率范圍比較寬，電路比較簡(jiǎn)單，易于實(shí)現(xiàn)程控。 為了達(dá)到更好的效果，本次設(shè)計(jì)我采用 DDS 技術(shù)。 方案論證 按照系統(tǒng)功能要求，決定 CPU 模塊采用 AT 89S52 單片機(jī)，正弦信號(hào)產(chǎn)生模塊采用AD8951，顯示模塊采用 LCD，控制模塊采用三個(gè)獨(dú)立按鍵 。 正弦信號(hào)發(fā)生器系統(tǒng)硬件電路由單片機(jī)、 AD985 LCD 顯示電路和按鍵 電路等組成，它的硬件電路如附錄所示。 單片機(jī)最小系統(tǒng)模塊 AT89S52 單片機(jī)簡(jiǎn)介 單片微機(jī) (SingleChip Microputer)簡(jiǎn)稱為單片機(jī)。就其組成而言，一塊單片機(jī)就是一臺(tái)計(jì)算機(jī)。由于它具有體積小、功能強(qiáng)和價(jià)格便宜等優(yōu)點(diǎn)，因而被廣泛地應(yīng)用于產(chǎn)品智能化和工業(yè)控制自動(dòng)化上。組裝各種智能式控制設(shè)備和儀器，能做到機(jī)電儀一體化。能有針對(duì)性地解決各種從簡(jiǎn)單到復(fù)雜的各類控制 任務(wù)，因而能獲得最佳的性能價(jià)格比。這是其它微機(jī)集中無(wú)法比擬的。 e)單片機(jī)應(yīng)用產(chǎn)品的研制周期短，所開(kāi)發(fā)出來(lái)的樣機(jī)就是以后批量生產(chǎn)的產(chǎn)品，可以避免不必要的二次開(kāi)發(fā)過(guò)程。 b)儀器儀表方面：智能儀器，醫(yī)療儀器，色譜儀，示波器等。 d)電訊方面：調(diào)制解調(diào)器，智能通訊設(shè)備等。 f)數(shù)據(jù)處理方面：圖形終端，彩色與黑白復(fù)印機(jī)，溫式硬盤(pán)驅(qū)動(dòng)器，磁帶機(jī)，打印機(jī)等。 MCS51系列單片機(jī)在我國(guó)得到了廣泛的應(yīng)用，是單片機(jī)的主流系列，軟硬件應(yīng)用設(shè)計(jì)資料豐富齊全。 AT89S52是低功耗，高性能 ，采用 CMOS 工藝的 8位單片機(jī)。該單片機(jī)采用了 ATMEL公司的高密度、非易失性存儲(chǔ)器技術(shù)，與工業(yè)標(biāo)準(zhǔn)型 AT89S52單片機(jī)的握住系統(tǒng)和引腳完全兼容；片內(nèi)的 Flash存儲(chǔ)器可在線重新編程，或使用通用的非易失性存儲(chǔ)器編程器；通用的 8位 CPU與在線可編程 Flash集成在一塊芯片上，從而使 AT89S52功能更加完善，應(yīng)用更加靈活；具有較高的性能價(jià)格比，使其在嵌入式控制系統(tǒng)中有著廣泛的應(yīng)用前景 [1]。 單片機(jī)模塊電路圖 EA/VPP31XTAL119XTAL218RST/VPD91716121314151234567839383736353433322122232425262728PSEN29ALE/PROG301110Vcc40Gnd20U1AT89S52VCCGNDVCCXTAL1XTAL2P00P01P02P03P04P05P06P07P25P26P27RSTD7WCLKFP_UPRESETS3 S4GND GND1 2P3 Header 21 2P2 Header 2VCC GND 圖 167。AD9851 相對(duì)于 AD9850 的內(nèi)部結(jié)構(gòu)，只是多了一個(gè) 6 倍參考時(shí)鐘倍乘器，當(dāng)系統(tǒng)時(shí)鐘為180mhz時(shí)，在參考時(shí)鐘輸入端，只需輸入 30mhz 的參考時(shí)鐘 即可。其中具有 6倍參考時(shí)鐘倍乘器的 DDS芯片是由 32 位相位累加器、正弦函數(shù)功能查找表、 D/A變換器以及低通濾波器集成到一起。 其功能方框圖如圖 。 D7為最高位 5/PGND:6 REFCLK倍乘器接口 6/PVCC:6 REFCLK 倍乘器正向供電電壓引腳 7/W_CLK:數(shù)據(jù)加載時(shí)鐘 .上升沿加載并行或串行頻率 /相位控制字異步輸入到 40bit 輸入寄存器 8/FQ_UD:頻率更新 .上升沿異步加載 40 位數(shù)據(jù)到內(nèi)部數(shù)據(jù)寄存器對(duì) DDS 核心起作用 . 中國(guó)地質(zhì)大學(xué)（武漢）學(xué)士學(xué)位論文 12 FQ_UD 作用當(dāng)輸入寄存器只能容納一位有效的數(shù)據(jù)。系統(tǒng)時(shí)鐘上升沿開(kāi)始工作。 16/VINP :內(nèi)部比較器的正向輸入端。 20/IOUTB:互補(bǔ) DAC 輸出具有和 IOUT有相同的參數(shù)，除去 IOUTB = (滿量程輸出 IOUT). 輸出負(fù)載應(yīng)該等于 IOUT最好的無(wú)雜散性能 21/IOUT :DAC 輸出端轉(zhuǎn)換通常是一電阻或一變壓 器接到地 .IOUT=(滿量程輸出 –IOUTB) 22/RESET:主復(fù)位引腳 。高 電平清除 DDS 累加器和相位延遲器為 0Hz 和 0相 位，同時(shí)置數(shù)據(jù)輸入為并 行模式以及禁止 6倍參考時(shí)鐘倍乘器工作。 24/DGND:數(shù)字地 . 圖 引腳圖 中國(guó)地質(zhì)大