【正文】 現(xiàn)移存型計數(shù)、狀態(tài)機、信號傳輸方式轉(zhuǎn)換等功能。時序邏輯電路可分為米利(Mealy)型時序電路和莫爾(Moore)型時序電路。同步時序電路中所有觸發(fā)器由同一時鐘信號控制，觸發(fā)器的狀態(tài)變化是同時進行的。時序邏輯典型功能電路寄存器、鎖存器、計數(shù)器、靜態(tài)隨機存儲器等。第六章1．時序邏輯電路的輸出不僅與當前的輸入有關(guān)，還與其原來的輸出狀態(tài)有關(guān)，具有記憶功能。D觸發(fā)器的特性方程Qn+1=D，JK觸發(fā)器的特性方程Qn+1=JQn+KQn，T觸發(fā)器的特性方程Qn+1=T197。直接觸發(fā)的觸發(fā)器狀態(tài)變化只受激勵信號控制；電平觸發(fā)的觸發(fā)器在使能電平有效時狀態(tài)隨激勵功能改變；邊沿觸發(fā)的觸發(fā)器在CP脈沖信號的有效邊沿時狀態(tài)隨激勵功能改變。根據(jù)激勵功能分為 RS、D、JK、T和T’觸發(fā)器。消除競爭冒險的方法有加選通信號、修改邏輯設(shè)計增加冗余項、加濾波電容。全加器實現(xiàn)的是三個一位的二進制數(shù)加法運算，輸出一位二進制運算和以及向高位的進位信號。如4選1數(shù)據(jù)選擇器74LS158選1數(shù)據(jù)選擇器74LS151。正常顯示時，共陰顯示管的公共極接低電位，段極信號高電平有效；共陽顯示管的公共極接高電位，段極信號低電平有效。當使能有效時，3線8線譯碼器的輸出是輸入碼變量全部最小項的反函數(shù)。2． 編碼器的邏輯功能是將N個電平信號編程對應(yīng)的n位二進制碼，其中N≤2n。第四章1． 組合邏輯電路的輸出只受當前的輸入信號控制，與電路原來的狀態(tài)無關(guān)，電路中沒有反饋通路，不含記憶元件。當三態(tài)門輸出并接時，任意時刻只能有一個三態(tài)門的使能有效。4．三態(tài)（TSL）邏輯門具有輸出使能控制，使電路的輸出有高電平、低電平、高阻三種狀態(tài)，要構(gòu)成雙向數(shù)據(jù)總線必須采用三態(tài)門。3．OC（集電極開路）或OD（漏極開路）邏輯門的輸出為低電平或高阻狀態(tài)。（N、P）、開啟電壓絕對值相同的MOS管組成邏輯門電路。第三章1．TTL邏輯門電路的輸入級和輸出級都采用三極管。（2）卡諾圖法化簡。6．邏輯函數(shù)的最簡與或表達式是與項最少、與項中變量最少的函數(shù)式；最簡或與表達式是或項最少、或項中變量最少的函數(shù)式。4． 邏輯函數(shù)的標準與或表達式（包含函數(shù)所有變量的與項）和最小項和式∑mi。2． 邏輯代數(shù)的基本定律（德?摩根定律）和常用公式。（3）可靠性代碼具有易于交錯的編碼規(guī)則——格雷碼相鄰碼組只有一位碼符不同，奇偶校驗碼的校驗位反映了信息位中1符個數(shù)的奇偶性（校驗位與信息位中1符的總個數(shù)為奇或偶）。有權(quán)BCD碼的碼符權(quán)值疊加后等于其代表的十進制數(shù)符值，無權(quán)BCD碼的碼符沒有權(quán)值意義。負數(shù)反碼的數(shù)值位為二進制真值的絕對值各位取反；負數(shù)補碼的數(shù)值位為二進制真值的絕對值各位取反后加1。正數(shù)的原碼、反碼、補碼相同。第一篇：數(shù)電概念總結(jié)以PPT內(nèi)容、例題、課本課后題為主。數(shù)電部分概念總結(jié)第一章：十進制數(shù)、二進制數(shù)、八進制數(shù)和十六進制數(shù) 2．碼制（1）n位有符號二進制數(shù)的編碼——正數(shù)編碼的符號位為0、負數(shù)編碼的符號位為1。負數(shù)原碼的數(shù)值位等于二進制真值的絕對值。（2）二——十進制編碼——BCD碼是用四位二進制碼對十進制數(shù)符編碼，分為8421BCD、5421BCD、2421BCD等有權(quán)碼和余三BCD、格雷BCD等無權(quán)碼。十進制數(shù)用BCD碼表示時，各碼組的位權(quán)仍為10的n次冪，例如，個位組碼的位權(quán)0為十位組碼的位權(quán)為1 0百位組碼的位權(quán)為10??。第二章1． 邏輯函數(shù)的基本概念和表示方法（真值表、邏輯式、邏輯圖、波形圖）。3． 邏輯代數(shù)的對偶規(guī)則、反演規(guī)則、代入規(guī)則。5．一般與或表達式可以通過對與項乘互補缺失變量之和構(gòu)成最小項表達式。8．邏輯函數(shù)的化簡（1）公式法化簡。（3）具有無關(guān)項di的邏輯函數(shù)表達式及其化簡。TTL電路的速度高，輸出級采用推挽形式，帶負載能力強，速度快。CMOS電路的工作電源范圍寬，靜態(tài)功耗極小、輸出擺幅大，抗干擾能力強。OC(OD)邏輯門可以互相連接并接上拉電阻后實現(xiàn)“線與”功能（并接后的輸出函數(shù)等于各OC（OD）邏輯門的輸出函數(shù)相與）。5．當三態(tài)門的使能無效時，輸出為高阻狀態(tài)；當三態(tài)門的使能有效時，輸出與輸入滿足邏輯門的運算功能。6．傳輸門是控制模擬信號的開關(guān)器件，從多路模擬信號中選擇一路信號必須采用傳輸門；而從多路數(shù)字信號中選擇一路信號可以采用數(shù)據(jù)選擇器、三態(tài)門或傳輸門。典型組合邏輯功能電路有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)字比較器、只讀存儲器等。3．3線8線譯碼器74LS138輸入3位二進制碼，輸出8個表示不同輸入碼組的低電平有效的信號。4．七段顯示譯碼器輸入4位二進制代碼，輸出7個控制數(shù)碼顯示管段極的信號。5．數(shù)據(jù)選擇器的邏輯功能是根據(jù)n位選擇碼的狀態(tài)從2n個數(shù)據(jù)輸入中選擇一個到輸出。6．當多位數(shù)二進制數(shù)相加時，每一位的加運算不僅需要考慮本位的兩個加數(shù)，還要考慮低位的進位，稱為“全加”運算。7．數(shù)值比較器7485的功能是對輸入的兩組4位的二進制數(shù)A（A3~A0）和B（B3~B0）進行比較，用三個高電平有效的開關(guān)量AB、Ab，a8．邏輯函數(shù)式中的互補變量是存在競爭條件的變量，該變量變化時可能產(chǎn)生冒險現(xiàn)象。第五章1．雙穩(wěn)態(tài)觸發(fā)器是時序邏輯電路的基本元件。觸發(fā)器的觸發(fā)方式分為直接觸發(fā)、電平觸發(fā)和邊沿觸發(fā)。2．觸發(fā)器的特性方程描述了觸發(fā)條件滿足時次態(tài)與激勵、現(xiàn)態(tài)的邏輯關(guān)系。Qn。電路含有記憶元件（雙穩(wěn)態(tài)觸發(fā)器），電路中有反饋路徑。異步時序電路中至少有一個觸發(fā)器的時鐘信號源與其他觸發(fā)器不同，各觸發(fā)器的次態(tài)是在其自身的時鐘控制有效時才會產(chǎn)生，電路的狀態(tài)變化不同步。米利型時序邏輯電路的輸出是觸發(fā)器狀態(tài)和外部輸入控制的組合邏輯函數(shù)；莫爾型時序邏輯電路的輸出僅受觸發(fā)器狀態(tài)控制，與外部輸入無關(guān)。5．集成計數(shù)器可以利用輸出狀態(tài)控制反饋清零或反饋置數(shù)來減少有效狀態(tài)數(shù)。6．集成計數(shù)器可以通過級聯(lián)使有效狀態(tài)數(shù)增加（級聯(lián)計數(shù)器的模相乘）。移位寄存器采用輸出狀態(tài)控制串行輸入可以實現(xiàn)移存型計數(shù)器。2．施密特觸發(fā)器的輸入可以是模擬信號，輸出是具有兩個穩(wěn)定狀態(tài)的數(shù)字信號。施密特觸發(fā)器能夠?qū)斎胄盘柗冗M行整形。在輸入信號激勵下，輸出進入暫穩(wěn)態(tài)，然后自動回到穩(wěn)態(tài)，從而產(chǎn)生寬度恒定的脈沖信號，單穩(wěn)態(tài)觸發(fā)器可以對輸入信號的寬度進行整形或?qū)崿F(xiàn)延時、定時功能。兩個輸入分別和兩個參考電平U+、U比較。5． 555定時器的參考電平U+=－。6． 可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器在電路處于暫穩(wěn)態(tài)時，新的觸發(fā)脈沖可以使暫穩(wěn)態(tài)過程重新開始，輸出脈沖的寬度可以由觸發(fā)信號控制無限延長。第八章1． 隨機存儲器RAM能夠隨時在存儲器任意指定的單元中存、取信息，但系統(tǒng)斷電后存儲信息丟失。2． 存儲器的地址碼位數(shù)n決定了存儲器所含的存儲單元的個數(shù)N（N =2 n），即存儲器的字數(shù)。存儲器含有的存儲元總數(shù)稱為存儲容量M，M = N m（容量等于字數(shù)乘以字長）。擴展需要的存儲器數(shù)量=擴展后的總存儲容量247。第九章1． R2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的輸出