【正文】 GHz不等。 自 80年代以來各國(guó)都在研制 DDS產(chǎn)品，隨著基礎(chǔ)電路制造工藝的逐步提高，通過采用先進(jìn)的工藝和低功耗的設(shè)計(jì)， DDS的工作速度已經(jīng)有了很大的提高并廣泛的應(yīng)用于各個(gè)領(lǐng)域。這種方法兼顧了兩者的優(yōu)點(diǎn)，既有較高的頻率分辨率，又有較高的頻譜純度。如當(dāng)輸出信號(hào)是高頻窄帶信號(hào)的時(shí)候可以用混頻濾波的方法擴(kuò)展 DDS的輸出，也可以利用 DDS的頻譜特性來產(chǎn)生高頻信號(hào)，如輸出它較高的鏡像頻率。 國(guó)內(nèi)外學(xué)者在對(duì) DDS輸出的頻譜做了大量的分析以后，總結(jié)出了誤差的頻域分布規(guī)律建立了誤差模型，在分析 DDS頻譜特性的基礎(chǔ)上又提出了一些降低雜散功率的方法 ，可以通過采樣的方法降低帶內(nèi)誤差功率，可以用隨機(jī)抖動(dòng)法提高無(wú)雜散動(dòng)態(tài)范圍 (在 D／ A轉(zhuǎn)換器的低位上加干擾打破 DDS輸出的周期性，從而把周期性的雜散分量打散使之均勻化 1。如通過增加波形 ROM的長(zhǎng)度減小相位截?cái)嗾`差，通過增加波形 ROM的字長(zhǎng)和 D／ A轉(zhuǎn)換器的精度減小D／ A量化誤差。 DDS輸出雜散比較大這是由于信號(hào)合成過程中的相位截?cái)嗾`差、 D／ A轉(zhuǎn)換器的截?cái)嗾`差和 D／ A轉(zhuǎn)換器的非線性造成的。 b、頻率穩(wěn)定度 頻率穩(wěn)定度指在規(guī)定的時(shí)間間隔內(nèi)，頻率合成器輸出頻率偏離標(biāo)定值的數(shù)值，它分長(zhǎng)期、短期 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 2頁(yè) 共 50頁(yè) 和瞬間穩(wěn)定度三種。 在電子對(duì)抗設(shè)備中，它可以作為干擾信號(hào)發(fā)生器：在測(cè)試設(shè)備中，可作為標(biāo)準(zhǔn)信號(hào)源，因此頻率合成器被人們稱為許多電子系統(tǒng)的“心臟”。實(shí)現(xiàn)頻率合成的電路叫頻率合成器，頻率合成器是現(xiàn)代電子系統(tǒng)的重要組成部分。一般來講任意波形發(fā)生器，是一種特殊的信號(hào)源，綜合具有其它信號(hào)源波形生成能力，因而適合各種仿真實(shí)驗(yàn)的需要?？梢娦盘?hào)源在電子實(shí)驗(yàn)和測(cè)試處理中，并不測(cè)量任何參數(shù)而是根據(jù)使用者的要求，仿真各種測(cè)試信號(hào)，提供給被測(cè)電路，以達(dá)至 測(cè)試的需要。 任意信號(hào)發(fā)生器是信號(hào)源的一種，它具有信號(hào)源所有的特點(diǎn)。用 LCD和鍵盤作為良好的人機(jī)界面，用鍵盤輸入要顯示的頻率， LCD顯示頻率的大小。其主要特性如下：外接 主頻時(shí)鐘為25MHz；內(nèi)含 10位 DAC；相位可編程； 內(nèi)部有 5個(gè)可編程寄存器，其中包括 3個(gè) 16位控制寄存器， 2個(gè) 28位頻率寄存器和 2個(gè) 12位相位寄存器 ； 3線 SPI接口 ；內(nèi)置超高速模擬比較器；采用 ；工作電壓范圍為 － 。當(dāng)然，作為通信系統(tǒng)中必不可少的信號(hào)發(fā)生器也越來越多 地容納了該技術(shù)，以下主要介紹的是基于 ADI公司生產(chǎn)的 DDS芯片 AD9833的信號(hào)發(fā)生器的設(shè)計(jì)方案。 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 1頁(yè) 共 50頁(yè) 引言 直接數(shù)字頻率合成技術(shù) (direct digital synthesizer， DDS)是在 20世紀(jì) 7O年代提出的，利用數(shù)字可控振蕩器技術(shù)，直接以數(shù)字信號(hào)控制產(chǎn)生高精度頻率信號(hào)，頻率分辨率可達(dá) ，與傳統(tǒng)的直接頻率合成 (Ds)、鎖相環(huán)間接頻率合成（ PLL ）， FNPLL合成和 PSG單環(huán)路合成相比，具有頻率切換時(shí)間極短、頻率分辨率高、相位連續(xù)，相噪低，結(jié)構(gòu)簡(jiǎn)單、體積小、成本低等優(yōu)勢(shì)。鑒于 DDS技術(shù)有如此優(yōu)越的條件，現(xiàn)在大多數(shù)設(shè)備、系統(tǒng)都采用了這種技術(shù)。 AD9833是采用先進(jìn)的 DDS技術(shù)開發(fā)的高集成度 DDS器件。 控制芯片選擇 AT89C52，通過對(duì) AD9833編程實(shí)現(xiàn)正弦波 ,三角波，該輸出的正弦波， 三角波能達(dá)到 MHZ以上，輸出是波形失真率極低。將輸出的正弦波經(jīng)比較器電路來實(shí)現(xiàn)方波的輸出，經(jīng)實(shí)驗(yàn)發(fā)現(xiàn)輸出的方波能達(dá)到 100KHZ以上且輸出的波形失真率小，波形純真。我們傳統(tǒng)都認(rèn)為信號(hào)源主要給被測(cè)電路提供所需要的己知信號(hào) (各種波形 )，然后用其它儀表測(cè)量感興趣的參數(shù)。 信號(hào)源有很多種，包括正弦波信號(hào)源、函數(shù)發(fā)生器、脈沖發(fā)生器、掃描發(fā)生器、任意波形發(fā)生器、合成信號(hào)源等。 頻率合成 f51是指由一個(gè)或多個(gè)頻率穩(wěn)定度和精確度綴高的參考信號(hào)源運(yùn)過頻率域的線性運(yùn)算，產(chǎn)生具有同樣穩(wěn)定度和精確度的大量離散頻率的過程。在通信、雷達(dá)和導(dǎo)航等設(shè)備中，頻率合成器既是發(fā)射機(jī)的激勵(lì)信號(hào)源，又是接收機(jī)的本地振蕩器。 隨著電子技術(shù)的不斷發(fā)展，對(duì)頻率合成器的要求越來越高，頻率合成器的主要性能指標(biāo)有： a、輸出頻率范圍 頻率范圍是指頻率合成器輸出最低頻率和輸出最高頻率之間的變化范圍，它包含中心頻率和帶寬兩個(gè)方面的含義。 由于 DDS的自身特點(diǎn)決定了它存在以下兩個(gè)比較明顯的缺點(diǎn)：一是輸出信 號(hào)的雜散比較大，二是輸出信號(hào)的帶寬受到限制。隨著技術(shù)的發(fā)展這些問題正在逐步得到解決。比較新的 DDS芯片中普遍都采用了 14bit的 D／ A轉(zhuǎn)換器。 為了迸一步提高 DDS的輸出頻率，產(chǎn)生了很多 DDS與其他技術(shù)結(jié)合的頻率合成方法。 DDS和 PLL相結(jié)合的方法也是一種有效的方法。 DDS和 PLL相 結(jié)合一般有兩種實(shí)現(xiàn)方法： DDS激勵(lì) PLL的鎖相倍頻方式和 PLL內(nèi)插 DDS方式。其中以 AD公司的產(chǎn)品比較有代表性。這些芯片還具有調(diào)制功能，如 AD7008可以產(chǎn)生正交調(diào)制信號(hào)， AD9852也可以產(chǎn)生 FsK PSK、線性調(diào)頻以及幅度調(diào)制的 信號(hào)。通過運(yùn)用流水技術(shù)在保證相位累加器工作頻率的前提下，相位累加器的字長(zhǎng)可以設(shè)計(jì)的更長(zhǎng)，如 AD9953的相位累加器達(dá)到了 32位。 運(yùn)用 DDS技術(shù)生產(chǎn)的 DDS任意波形信號(hào)發(fā)生器是一類較新的信號(hào)源并已經(jīng)廣泛投入使用。由于 DDS的自身特點(diǎn)，還可以很容易的產(chǎn) 生一些數(shù)字調(diào)制信號(hào)，如 FsK PSK等，一些高端的信號(hào)發(fā)生器甚至可以產(chǎn)生通信信號(hào)。如何合理地基于 DDS技術(shù)研制出一種新型的結(jié)構(gòu)簡(jiǎn)便、易于操作、成本低廉的 信號(hào)發(fā)生器是本文的主要內(nèi)容。 圖 基于 MAX038 的信號(hào)發(fā)生器原理框圖 本系統(tǒng)主要由以下部分組成： MAX038 信號(hào)發(fā)生電路； RC 網(wǎng)絡(luò)；撥碼開關(guān)；信號(hào)輸出；其中以MAX038為核心，經(jīng)過外部震蕩電路，通過撥碼開關(guān)來調(diào)節(jié)震蕩頻率，改變輸出頻率大小， 使用該芯片，設(shè)計(jì)簡(jiǎn)單，可以生成同一頻率信號(hào)的各種波形信號(hào) 。 圖 基于傳統(tǒng)頻率合成方法的信號(hào)發(fā)生器原理框圖 本系統(tǒng)主要有以下部分組成： N 位全加器；累加寄存器；波形存儲(chǔ)器； DA；和低通濾波器；采用直接數(shù)字合成（ Direct Digital Frequency Synthesizer,簡(jiǎn)稱 DDS 或 DDFS） 。 方案三：基于 DDS的函數(shù)信號(hào)發(fā)生器的設(shè)計(jì) 基于 DDS的信號(hào)發(fā)生器設(shè)計(jì)的 原理框圖如圖 所示。 方案選擇 對(duì)于方案一， 采用專用信號(hào)發(fā)生器。使用該芯片，設(shè)計(jì)簡(jiǎn)單，可以生成同一頻率信號(hào)的各種波形信號(hào)，但 頻率精確度和穩(wěn)定度都難以達(dá)到要求。利用混頻器、倍頻器、分頻器和帶通濾波器完成對(duì)頻率的算術(shù)運(yùn)算。 對(duì)于方案三，采用直接數(shù)字合成（ Direct Digital Frequency Synthesizer,簡(jiǎn)稱 DDS 或 DDFS） 。通 過上述比較選擇方案三。 C O M PV D DC A P / 2 .5D G N DM C L KV O U TA G N DF S Y N CS C L KS D A T AU1A D 9 8 3 3D14 0 0 7C 1 61 0 3R2C51 0 612J1C O N 2C11 0 4C21 0 4C61 0 6V C C1NC2G N D3O U T4Y12 5 MC31 0 4F S Y N CS C L KS D A T AW A V E O U TD2L E D+5R 6 150 圖 基于 AD9833 信號(hào)發(fā)生電路 外接有源晶體振蕩器的輸出送給 AD9833作為主頻時(shí)鐘， AT89C52 的 IO口采用主動(dòng)工作方式，即用 SDATA口發(fā)送數(shù)據(jù)，為了與 AD9833的時(shí)序相配合， 單片機(jī) 的接口時(shí)鐘（ SCLK信號(hào)）方式選擇有延時(shí)的下降沿， FSYNC作為電路選通信號(hào)，此時(shí)對(duì) AD9833進(jìn)行 寫數(shù)據(jù) ,就能得到需要的波形。 32184U 7 AO P 0 7W A V E O U T+55 圖 基于 OP07 的方波電路 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 6頁(yè) 共 50頁(yè) 使用比較 器可以將正弦波變成方波。 基于 12864液晶電路如圖 ?？膳c CPU直接接口，提供兩種界面來連接微處理器： 8位并口及串口兩種連接方式。 基于 4*4矩陣 鍵盤電路如圖 。 MAX232產(chǎn)品是由 美信 公司推出的一款兼容 RS232 標(biāo)準(zhǔn)的芯片。 GND VDD NC 單片機(jī) AT89C52 P0 P7 GND VCC VSS VDD VO RS RW EN HS1286415C D0 D7 PSB RST 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 7頁(yè) 共 50頁(yè) K 1 0 K 1 1K4 K5 K 1 2 K 1 3K6 K7 K 1 4 K 1 5K8 K9 K 1 6 K 1 7K2 K3P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7123J5C O N 3鍵盤 圖 基于 4*4 矩陣鍵盤電路 該器件符合 TIA/EIA232F 標(biāo)準(zhǔn)，每一個(gè)接收器將 TIA/EIA232F 電平轉(zhuǎn)換成 5V TTL/CMOS電平。 使用此芯片可以簡(jiǎn)單的實(shí)現(xiàn)單片機(jī)與 PC機(jī)的通信，同時(shí)還可以作為本系統(tǒng)的軟件下載和升級(jí)使用。 162738495J4D B 9R3C 2 +4C 2 5T 1 o u t14R 1 i n13T 2 o u t7R 2 i n8V+2Vcc16DGND15C 1 +1C 1 3T 1 i n11R 1 o u t12T 2 i n10R 2 o u t9V6U2M A X 2 3 2R 2 i nR 2 i nC 1 21 0 4C 1 11 0 4C81 0 4C91 0 4+5C 1 01 0 4R4D3L E DD4L E DP 3 .0P 3 .1+5 圖 串口 電路 電路連接 通過上面設(shè)計(jì)的電路，把各個(gè)模塊電路在面包板上連接起來，仔細(xì)檢查是否連接出錯(cuò)，如果發(fā)現(xiàn) 陜西理工學(xué)院畢業(yè)設(shè)計(jì) 第 8頁(yè) 共 50頁(yè) 連接錯(cuò)誤，及時(shí)更改。 AT89C2051 是一種帶 2K 字節(jié)閃存可編程可擦除只讀存儲(chǔ)器的單片機(jī)。 該器件采用 ATMEL 高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。 AT89C 單片機(jī)為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。與 MCS51 兼容 壽命： 1000 寫 /擦循環(huán) 全靜態(tài)工作： 0Hz24MHz 1288 位內(nèi)部 RAM 兩個(gè) 16 位定時(shí)器 /計(jì)數(shù)器 可編程串行通道 片內(nèi)振蕩器和時(shí)鐘電路 管腳說明： VCC：供電電壓。 P0 口 ： P0 口為一個(gè) 8 位漏級(jí)開路雙向 I/O 口，每腳可吸收 8TTL 門電流。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。 P1 口 ： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL門電流。在 FLASH 編程和校驗(yàn)時(shí)， P1 口作為第八位地址接收。并因此作為輸入時(shí)，P2 口的管腳被外部拉低，將輸出電流。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。當(dāng) P3 口寫入 ―1‖后，它們被內(nèi)部上拉為高電平，并用作輸入。 P3 口也可作為 AT89C51 的一些特殊功能口，如下所示： 口管腳