【正文】 ............ 錯(cuò)誤 !未定義書簽。 畢 業(yè) 設(shè) 計(jì) （ 論 文 ） 設(shè)計(jì) (論文 )題目： 基于 DDS 技術(shù)的信號(hào)源設(shè)計(jì) 目 錄 摘 要 ........................................................ 4 Abstract ..................................................... 5 第一章 緒 論 ................................................. 6 ........................................... 6 題研究意義 ........................................... 6 DDS 技術(shù)的發(fā)展 ......................................... 7 第二章 直接頻率合成技術(shù)的原理分析 ................ 錯(cuò)誤 !未定義書簽。 DDS 技術(shù)的原理和特點(diǎn) .................................... 8 DDS 的結(jié)構(gòu)分析 .......................... 錯(cuò)誤 !未定義書簽。 相位截?cái)嗾`差分析 ................... 錯(cuò)誤 !未定義書簽。 D/A輸出誤差分析 .................... 錯(cuò)誤 !未定義書簽。 ..................... 錯(cuò)誤 !未定義書簽。 DDS芯片選取 ........................ 錯(cuò)誤 !未定義書簽。 高速?gòu)?fù)雜控制實(shí)現(xiàn) ..................... 錯(cuò)誤 !未定義書簽。 系統(tǒng)總體設(shè)計(jì) .......................................... 19 AD9854 模塊硬件設(shè)計(jì) ...................... 錯(cuò)誤 !未定義書簽。 號(hào)產(chǎn)生模塊設(shè)計(jì) ....................................... 15 人機(jī)交互界面 ............................ 錯(cuò)誤 !未定義書簽。 硬件調(diào)試 ................................ 錯(cuò)誤 !未定義書簽。 雜散測(cè)試 .............................................. 25 ............................ 錯(cuò)誤 !未定義書簽。 參考文獻(xiàn) ...................................... 錯(cuò)誤 !未定義書簽。 致 謝 ......................................... 錯(cuò)誤 !未定義書簽。為了適應(yīng)現(xiàn)代電子技術(shù)的不斷發(fā)展和市場(chǎng)要求 ，研究制作高性能的任意波形發(fā)生器十分有必要，而且意義重大。 目前我國(guó)波形發(fā)生器還沒有形成真正的產(chǎn)業(yè)，并且我國(guó)目前在波形發(fā)生器的的種類和性能都與國(guó)外同類產(chǎn)品存在較大的差距，因此加緊對(duì)這類產(chǎn)品的研制顯得迫在眉睫。使用 EP1C6Q240C8N 型 FPGA 作為 AD9854 的控制單元， MSP430F449 型單片機(jī)作為與 PC 進(jìn)行通信，設(shè)計(jì)了一款 輸出頻率范圍為 至 120MHz。該信號(hào)發(fā)生器具有雙路正交輸出，可完成線性調(diào)頻、 相移鍵控 和頻移鍵控等調(diào)制功能，具有常規(guī)信號(hào)發(fā)生器所不具備的輸出信號(hào)通信制式捷變功能，具有低功耗、高穩(wěn)定和高性價(jià)比的特 點(diǎn)，可作為目前數(shù)字通信設(shè)備、雷達(dá)和其他電子設(shè)備的檢測(cè)儀表和系統(tǒng)集成部件 。 , stray 30 dBc signal generator. The signal generator has double road orthogonal output can be plete linear FM, phase shift keying and FSK etc modulation function with conventional signal generator has bee the output signal munication system function with low power consumption, high stability and high ratio of performance characteristics, and can be used for digital munication equipment, radar and other electronic equipment testing instrument and system integration ponents． Key words: Direct Digital Synthesis。 AD9854 第一章 緒 論 課題研究背景 在通信技術(shù)領(lǐng)域中，經(jīng)常要用一些信號(hào)作為測(cè)量基準(zhǔn)信號(hào)或輸入信號(hào)，也就是所謂的信號(hào)發(fā)生器。 作為通信系統(tǒng)中必非常重要組成部分的信號(hào)發(fā)生器，在很大程度上決定了系統(tǒng)的性能，因而常稱之為電子系統(tǒng)的“心臟”。同時(shí)，對(duì)頻率合成器功耗、體積、重量等也有更高的要求。而現(xiàn)在要求信號(hào)發(fā)生器能產(chǎn)生波形的種類多、頻率高，而且還要體積小、可靠性高、操作靈活、使用方便及可由計(jì)算機(jī)控制。 直接數(shù)字頻率合成 （ Direct Digital Synthesizer，簡(jiǎn)稱： DDS） 技術(shù)是一種新的全數(shù)字的頻率合成原理，它從相位的 角度 出發(fā)直接合成所需波形。近 30年來，隨著超大規(guī)模集成、復(fù)雜可編程邏輯器件、現(xiàn)場(chǎng)可編程門陣列等技術(shù)的出現(xiàn)以及對(duì) DDS 理論的進(jìn)一步探討，使得 DDS 得到了飛速的發(fā)展。近年來，已有 DDS 技術(shù)的 波形 發(fā)生器陸續(xù)被研制、生產(chǎn)和投入應(yīng)用。綜上所述，不論是在生產(chǎn)還是在科研與教學(xué)上，信號(hào)發(fā)生器都是電子工程師信號(hào)仿真試驗(yàn)的最佳工具。 (2)信號(hào)仿真，當(dāng)要研究一個(gè)電氣設(shè)備在某種實(shí)際環(huán)境下所受的影響時(shí)，需要施加具有與實(shí)際環(huán)境相同特性的信號(hào)，加高頻干擾信號(hào)，這是舊需要對(duì)干擾信號(hào)進(jìn)行仿真。 而傳統(tǒng)信號(hào)發(fā)生器采用專用芯片，成本高，控制方式不靈活，已經(jīng)越來 越不能滿足現(xiàn)代電子測(cè)量的需要，正逐步退出歷史舞臺(tái)。基于 DDS 技術(shù)的信號(hào)源，由于可以獲得很高的頻率穩(wěn)定度和精確度，同時(shí)可以根據(jù)需要方便地實(shí)現(xiàn)各種比較復(fù)雜的調(diào)頻、調(diào)相和調(diào)幅功能，因此發(fā)展非常迅速，尤其是最近隨著現(xiàn)代電子技術(shù)的不斷發(fā)展，其應(yīng)用更是有了質(zhì)的飛躍。 DDS 技術(shù)的發(fā)展 頻率合成器是現(xiàn)代電子系統(tǒng)的重要組成部分，它作為電子系統(tǒng)的“心臟”，在通信、雷達(dá)、導(dǎo)航、廣播電視、遙控遙測(cè)等許多領(lǐng)域中得到了廣泛的應(yīng)用。早期的頻率合成采取的是直接模擬頻率合成方式，由一個(gè)或多個(gè)參考頻率源經(jīng)分頻、倍頻、混頻、濾波得到所需頻率。直接數(shù)字合成芯片技術(shù)是近 10 年來隨著微電子技術(shù)發(fā)展而發(fā)展起來的。近幾年超高速數(shù)字電路的發(fā)展以及對(duì) DDS 的深入研究， DDS 的最高工作頻率以及噪聲性能已接近并達(dá)到鎖相頻率合成器相當(dāng)?shù)乃健? 第二章 直接頻率合成技術(shù)的原理分析 DDS 技術(shù)的原理和特點(diǎn) DDS的基本工作原理是：相位累加器以所設(shè)定的頻率控制字為步長(zhǎng)在參考 時(shí)鐘頻率下進(jìn)行累加，并同時(shí)輸出正弦查找表的地址，從而得到正弦信號(hào)數(shù)字表 示量的輸出，再通過數(shù)模轉(zhuǎn)換得到模擬的正弦信號(hào)，最后經(jīng)過低通濾波器得到正 弦波形。 圖 DDS 基本原理框圖 由于 DDS采用了全數(shù)字結(jié)構(gòu)，所以 DDS技術(shù)具有區(qū)別于其它頻率合成技術(shù)的許 多特點(diǎn) ： (1)頻率轉(zhuǎn)換時(shí)間短 DDS 是一個(gè)開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得 DDS 的頻率轉(zhuǎn)換時(shí)間極短。因此，頻率轉(zhuǎn)換的時(shí)間等于頻率控制字的傳輸時(shí)間，也就是一個(gè)時(shí)鐘周期的時(shí)間。DDS 頻率轉(zhuǎn)換時(shí)間可達(dá)納秒數(shù)量級(jí)，比使用其他的頻率合成方法都要短數(shù)個(gè)數(shù)量級(jí)。只要增加相位累加器的位數(shù)Ⅳ即可獲得任意小的頻率分辨率。 (3)相位變化連續(xù) 改變 DDS 輸出頻率，實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率 的瞬間其頻率發(fā)生了突變，因而保持了信號(hào)相位的 連續(xù)性。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的抑制，實(shí)際的輸出頻率帶寬仍能達(dá)到 40％。另外，只要在 DDS 的波形存儲(chǔ)器存放不同波形數(shù)據(jù)，就可以實(shí)現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形。 DDS 的結(jié)構(gòu)分析 DDS的基本結(jié)構(gòu)包括相位累加器，正弦查詢表 ROM，數(shù)模轉(zhuǎn)換器 DAC等。相位累加器的基本結(jié)構(gòu)如圖 所示。通過把上一個(gè)時(shí)鐘的累加結(jié)果反饋回加法器的輸入端而實(shí)現(xiàn)累 加功能。這里 N為相位累加器的字長(zhǎng)，F(xiàn)CW稱為頻率控制字。 圖 改進(jìn)的相位累加器結(jié)構(gòu) DDS的雜散分析 相位截?cái)嗾`差 為了提高頻率分辨率 , AD9854采用了 48 Bit頻率控制寄存器 , 因此其相位累加器的寬度 L = 48 。這樣 , 在查表過程中 , 通常僅取相位累加器的高 17位作為索引 , 從而產(chǎn)生了相位截?cái)嗾`差。尤其是當(dāng)系統(tǒng)時(shí)鐘頻率是輸出正弦波頻率的整數(shù)倍時(shí) , 這種周期性就更加明顯。 幅度量化誤差 受波形 ROM和 D／ A轉(zhuǎn)換器字長(zhǎng)的限制，存放在波形 ROM中的正弦波形幅度碼 字長(zhǎng)也是有限的，從而產(chǎn)生了幅度量化 誤差或有限字長(zhǎng)效應(yīng)。 D/A輸出誤差分析 通常 D/A 輸出信號(hào)并不是理想的模擬信號(hào) ,而是理想信號(hào)的一個(gè)矩形近似 , 其頻譜是對(duì)正弦信號(hào)進(jìn)行周期延拓 , 而周期則等于 DDS 的系統(tǒng)時(shí)鐘周期。 第三章 信號(hào)源的整體設(shè)計(jì)分析 1. 輸出頻率 范圍為 ： 120MHz。 DDS芯片選取 本設(shè)計(jì)我們采用了 AD公司的 AD9854作為合成信號(hào)源的核心。本設(shè)計(jì)就是應(yīng)用了 DDS芯片 AD9854進(jìn)行設(shè)計(jì)。 AD9854采用高度集成 CMOS 技術(shù) , 其內(nèi)部含有同相、 正交兩個(gè)高速 12 Bit D/ A轉(zhuǎn)換器 ,因而可以同時(shí)輸出同相、正交兩路信號(hào)。同時(shí) ,AD9854 內(nèi)部還含有可編程控制的時(shí)鐘乘法器 ,其內(nèi)部時(shí)鐘速率最大可達(dá) 300MHz。 AD9854 可以通過內(nèi)部的一個(gè)長(zhǎng) 39 字節(jié)的寄存器表存儲(chǔ)有關(guān)的各種控制 字和狀態(tài)字。 I/ O與外部有并行和串行兩種通信方式 ,工作在并行通信模式時(shí) ,端口的更新速率最高為 100MHz。根據(jù) 奈奎斯特定律 ，輸出的頻率極限為 150MHz，設(shè)計(jì)中使用的最大輸出頻率為 120MHz。即每一個(gè)主頻周期， DAC 都會(huì)輸出一個(gè)點(diǎn)，而 2^N /M 個(gè)點(diǎn)形成輸出頻率的一個(gè)周期。根據(jù)虛線所示的包絡(luò)可知此時(shí)兩根譜線不僅間隔小，且幅值相當(dāng)。常用的低通濾波器有巴特沃茲低通濾波器、切比 雪夫低通濾波器和橢圓低通濾波器等。使用 Multisim 軟件中的 Filter Wizard 工具 設(shè)計(jì)了一款低通濾波器， 經(jīng)仿真和實(shí)際電路搭試，符合對(duì) DDS 信號(hào)發(fā)生器的設(shè)計(jì)需要。FPGA 程序編寫完畢后，可先通過 EDA 仿真軟件驗(yàn)證并行通信的仿真結(jié)果，然后修正使之達(dá)到 AD9854 對(duì)時(shí)序的要求。時(shí)序的極限要求如表 1 所示。 在注意并行通信時(shí)序的同時(shí)，在對(duì) AD9854 進(jìn)行各種模式的控制過程中，必須減少對(duì)無關(guān)寄存器的操作。所以要針對(duì)不同的 模式，對(duì)不同的寄存器進(jìn)行操作，從而縮短并行通信的數(shù)據(jù)長(zhǎng)度，提高通信的效率，實(shí)現(xiàn)高速?gòu)?fù)雜控制。一般情況下， DDS 時(shí)鐘頻率的40%為實(shí)際輸出波形的最高頻率， AD9854 時(shí)鐘頻率 300 MHz，則輸出波形的最高頻率可達(dá) 120 MHz。采用 EP1C6Q240C8N 型 FPGA 對(duì) AD9854 進(jìn)行控制，MSP430F449 型單片機(jī)作為系統(tǒng)的通信模塊處理芯片。并且使用1N4148 二極管來防止電源接反，提高了可靠度。同時(shí)留有時(shí)鐘外部 接口，可以由外部頻率源進(jìn)行輸入。輸出端是雙路正交輸出，經(jīng)過 120MHz巴特沃茲低通濾波器。其中調(diào)制接口通過一個(gè)跳線來進(jìn)行選擇是由外部控制還是通過 FPGA 進(jìn)行控制。由于是高頻電路，所以要非常注意對(duì)電源的濾波，在 AD9854 芯片的每個(gè)電源輸入端口都要增加旁路電容，減少電源所帶來的干擾。本設(shè)計(jì)中，對(duì) 2 片 AMS1117 都增加了散熱過孔和增大了焊盤面積。保證了 DDS 信號(hào)發(fā)生器能在長(zhǎng)時(shí)間工作時(shí)能夠穩(wěn)定可靠。參考時(shí)鐘為 50MHz，與 AD9854并行連接，從而實(shí)現(xiàn)高速靈活的控制。為了保證 FPGA 在高速下的穩(wěn)定性，硬件上對(duì)電源部分做了較多的濾波工作，使用了大量的濾波電容，改善了工作性能。 nC S1D A T A2V c c3GND4A S D I5D C L K6V c c7V c c8U3E P C S 1+ 3. 3VR 1310KR 1410KGNDA S D ID C L KnC SD A T AGNDGND+ 3. 3VnC SGNDD C L KD A T A