【正文】 類似一個簡單的計數(shù)器。由此可見，采用DDS技術(shù)合成的信號頻率總是低于參考時鐘頻率，這些信號可以是不同的頻率，不同的相位，又可以是不同的合成波形，因此DDS技術(shù)又可稱為波形合成技術(shù)。第2章 DDS簡介及設(shè)計方案比較 DDS簡介 DDS基本原理DDS的基本工作原理是建立在不同相位給出不同電壓幅度的基礎(chǔ)之上，以時域抽樣定理作為理論依據(jù)。5掌握電子系統(tǒng)設(shè)計的流程，熟悉各種硬件電路以及軟件編程方法。1％內(nèi)，輸出波形的線性度優(yōu)于1%。包括單片機主控制電路與鍵盤輸入、LED顯示、串口通信等外圍電路設(shè)計。1分析頻率合成技術(shù)的基本問題，介紹各種傳統(tǒng)的頻率合成技術(shù)。 通過以上的敘述，對目前DDS的性能特點也有了比較全面的了解。目前市場上采用CMOS、TTL等工藝制作的DDS芯片工作頻率一般在幾十MHz至幾百MHz左右。（2） 頻帶受限。另外，DAC的有限分辨率以及非線性也會引起誤差。但受體積和成本的限制，即使采用先進的存儲方法，ROM的容量都遠(yuǎn)小于此，因此在對ROM尋址時，只是用相位累加器的高位去尋址，這樣不可避免地引起誤差，即相位舍位誤差。這些雜散分量主要由相位舍位、幅度量化和DAC的非理想特性所引起。也正是因為DDS具有眾多優(yōu)點的數(shù)字化結(jié)構(gòu)，因而其存在以下兩點不足。而DDS又作為頻率合成里面的一個新生軍，以其可編程，全數(shù)字化，易于集成控制等優(yōu)點逐步占領(lǐng)電子通信行業(yè)市場，也深得人們信賴。 DDS的現(xiàn)狀電子信息行業(yè)起源于上個世紀(jì)30年代，而后隨著計算機的問世而逐漸成長開來，但真正的飛速發(fā)展卻是在上個世紀(jì)90年代。1971年3月， ：利用數(shù)字方式累相相位，再以相位之和作為址來查詢正弦波幅度的離散數(shù)字序列，最后經(jīng)D/A變換得到模擬正弦輸出。所以在選擇鎖相式頻率合成時除了考慮頻譜純度外，還要考查其它性能是否滿足要求。PLL式頻綜輸出的頻率分辨率越高時，其頻率切換速度就越慢。PLL一般由數(shù)字鑒相器、分頻器、模擬環(huán)路濾波和壓控振蕩器組成，因其具有相位噪聲低，雜散抑制好，輸出頻率高，價格便宜等優(yōu)點至今仍在頻率合成器領(lǐng)域占有重要地位。而后就是20世紀(jì)60年代，隨著相位反饋理論和模擬鎖相技術(shù)的應(yīng)用，產(chǎn)生的間接合成理論，由此引發(fā)了頻率合成理論的第一次革命間接頻率合成。第一代頻率合成器是采用直接的方式，由一個或多個晶體震蕩器經(jīng)分頻，倍頻，混頻，從單一或幾個參數(shù)頻率中產(chǎn)生多個所需的頻率。而頻率合成器是一種頻率轉(zhuǎn)換裝置，廣泛地應(yīng)用于產(chǎn)生電子系統(tǒng)的基準(zhǔn)頻率，其合成的精度和穩(wěn)定度受參考頻率的精度和穩(wěn)定度以及外圍電路的影響。頻率合成理論提出于20世紀(jì)30年代，到目前已有七十多年的發(fā)展史。設(shè)計出的信號源具有以下優(yōu)點。DDS是目前最先進的頻率合成技術(shù)。比如要設(shè)計一頻率范圍為0—15MHZ的信號源，其包括了超低頻高頻范圍，如用傳統(tǒng)電路來完成則要求分別獨立設(shè)計各個頻率范圍內(nèi)的信號源，使用上不方便且頻率準(zhǔn)確度和頻率穩(wěn)定度極差。一種基于DDS芯片的信號源設(shè)計畢業(yè)論文 目 錄摘 要 IABSTRACT II前 言 1第1章 緒 論 2 設(shè)計目的及意義 2 2 DDS的現(xiàn)狀 3 4第2章 DDS簡介及設(shè)計方案比較 5 DDS簡介 5 DDS基本原理 5 DDS的性能特點 7 DDS主要性能指標(biāo) 7 8 DDS+PLL方案 8 單片機控制DDS芯片方案 9 10第3 章 硬件系統(tǒng)設(shè)計與分析 11 系統(tǒng)組成和工作原理 11 11 11 11 DDS系統(tǒng)的設(shè)計 14 14 AD9850 芯片介紹 15 19第4章 軟件系統(tǒng)設(shè)計與分析 20 20 21第5章 程序仿真 25 25 25 27 29第6章 結(jié)束語 30致謝詞 31參考文獻 32附錄一整機電路圖 33附錄二 偉福軟件使用說明 34附錄三 程序清單圖 37第1章 緒 論 設(shè)計目的及意義信號源即信號發(fā)生器，是用來產(chǎn)生各種電子信號的儀器。自20世紀(jì)90年代以來，電子通信技術(shù)的突飛猛進的發(fā)展，人們對信號源的要求越來越高，而作為電子通信系統(tǒng)的“心臟”的頻率合成器，也要不停地接受人們精良細(xì)致的擇選淘汰，傳統(tǒng)的模擬信號源因其倍頻、分頻等工作原理而在體積、時間、功耗各方面都存在欠缺，現(xiàn)今已不能滿足人們的要求。而DDS以其優(yōu)良的全數(shù)字化與彌補于前兩代在各種性能上的不足而正在成為頻率合成世家的主導(dǎo)力量。本次設(shè)計電路中采用單片機MCS51來控制DDS芯片AD9850輸出分辨率為兩路相位正交，頻率在0—15MHZ范圍變化，1HZ的正弦波信號，就其軟硬件設(shè)計也作了比較詳細(xì)的描述。極快的頻率轉(zhuǎn)換速度；極高的頻率分辨率；低相信噪聲；相位連續(xù)可變；除了以上這些特點，DDS因其還具有可編程，全數(shù)字化，易于集成，體積小重量輕等優(yōu)點，在電子測量，雷達系統(tǒng)，調(diào)頻通信，電子對抗等領(lǐng)域都具有十分廣泛的前景。頻率合成的概念就是由一個或幾個參考頻率通過一系列轉(zhuǎn)換，產(chǎn)生一個或多個頻率信號的過程。頻率合成器一般分為直接式，間接式，直接數(shù)字式三種基本形式。其分辨率高，轉(zhuǎn)換時間短，頻段寬，相位噪聲小，但是體積大、功耗大，目前已基本不被采用 。其主要代表為鎖相環(huán)頻率合成，簡稱PLL（PhaseLockde Loop），被稱為第二代頻率合成技術(shù)。目前已有許多性能優(yōu)良的單片PLL頻率合成器面市，PLL頻率合成利用了相位反饋控制原理來穩(wěn)頻，在頻率切換速度要求不高，但相對相位噪聲、雜散有較高要求時，PLL頻率合成有特殊的優(yōu)勢。如果要提高切換速度，就必須犧牲分辨率，這是PLL的工作機理所致，無法通過性能優(yōu)化來解決。 隨著數(shù)字信號理論和超大規(guī)模集成電路VLSE的發(fā)展，在頻率合成領(lǐng)域誕生了一種革命性的技術(shù)，那就是七十年代出現(xiàn)的直接數(shù)字頻率合成DDS（Direct Digital frequency Synthesis）,它的出現(xiàn)標(biāo)志著頻率合成技術(shù)邁進了第三代。DDS由于具有極高的頻率分辨率，極快的變頻速度，變頻相位連續(xù)，相噪較低，易于功能擴展和全數(shù)字化便于集成等優(yōu)點，因此在短短的二十多年里得到了飛速的發(fā)展和廣泛的應(yīng)用。至今短短的三十年間，伴隨其發(fā)展而迅速成長起來的技術(shù)之一頻率合成也成為一項關(guān)鍵技術(shù)，被譽為電子通信行業(yè)的“心臟”，起著至關(guān)至鍵的重要作用。 但世事無完美，任何事情都有對立性。（1） 散分量豐富。因為在實際的DDS電路中，為了達到足夠小的頻率分辨率，通常將相位累加器的位數(shù)取大。另外，一個幅值在理論上只能用一個無限長的二進制代碼才能精確表示，由于ROM的存儲能力，只采用了有限比特代碼來表示這一幅值，這必然會引起幅度量化誤差。所以對雜散的分析和抑制，一直是國內(nèi)外研究的特點，因為它從很大程度上決定了DDS的性能。由于DDS內(nèi)部DAC和ROM的工作速度限制，使得DDS輸出的最高頻率有限。但隨著高速GaAs器件的出現(xiàn)，頻帶限制已明顯改善，芯片工作頻率可達到2GHz范圍左右。而針對這樣的性能特點，所要做的也還是不斷地努力研發(fā)，揚長補短，在充分發(fā)揮DDS的優(yōu)點的同時，也要尋求其它的新技術(shù)，彌補其小小的不足，使得它的性能能夠得到更加完善的發(fā)展。并重點介紹數(shù)字信號合成技術(shù).2完成單片機控制的DDS的系統(tǒng)硬件電路設(shè)計。3要求頻率分辯率在1HZ內(nèi)，全頻段范圍標(biāo)準(zhǔn)輸出值為1V，誤差在177。4完成單片機控制系統(tǒng)的軟件設(shè)計。6熟練使用各種計算機輔助設(shè)計工具完成設(shè)計，充分掌握了這些工具的使用。利用參考時鐘源規(guī)定抽樣時間，在一個周期直接產(chǎn)生數(shù)字抽樣值來給出一定電壓幅度變化規(guī)律組成的波形，最后經(jīng)濾波器平滑輸出。如下圖21所示，一個直接數(shù)字頻率合成器由單片機控制電路、相位累加器、參考時鐘、波形存儲器、D/A轉(zhuǎn)換器和低通濾波器構(gòu)成。加法器將頻率控制字與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸入端。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。正弦查詢表是一個可編程只讀存儲器(PROM)，存儲的是以相位為地址的一個周期正弦信號的采樣編碼值，包含一個周期正弦波的數(shù)字幅度信息，每個地址對應(yīng)于正弦波中0~360度范圍的一個相位點。1. 單片機控制器電路常量K被稱為相位增量,也叫頻率控制字。因此,只要N足夠大,DDS可以得到很細(xì)的頻率間隔。2. 相位累加器相位累加器由n位加法器與n位寄存器級聯(lián)構(gòu)成。寄存器將加法器在上一個時鐘作用后所產(chǎn)生的相位數(shù)據(jù)反饋到加法器輸入端；以使加法器在下一個時鐘作用下繼續(xù)與頻率控制字進行相加。3. 波形存儲器用相位累加器輸出的數(shù)據(jù)作為波形存儲器的取樣地址,進行波形的相位一幅值轉(zhuǎn)換,—360的正弦信號離散成具有2n個樣值的序列,若波形ROM有D位數(shù)據(jù)位,則2n個樣值的幅值以D位二進制數(shù)值固化在ROM中,按照地址的不同可以輸出相應(yīng)相位的正弦信號的幅值。正弦幅度量化序列S(n)經(jīng)D/A轉(zhuǎn)換后變成了包絡(luò)為正弦波的階梯波S(t),S(t)的周期為T=Uk,頻率合成器對D/A轉(zhuǎn)換器的分辨率有一定的要求,D/A轉(zhuǎn)換器的分辨率越高,合成的正弦波S(t)臺階數(shù)就越多,輸出的波形的精度也就越高。f0處的非諧波分量,幅值包絡(luò)為辛格函數(shù),因此為了取出主頻f0,必須在D/A轉(zhuǎn)換器的輸出端接入頻率為fc/2的低通濾波器。1頻率分辨率高。目前，大多數(shù)DDS的分辨率在1Hz數(shù)量級，許多都小于1mHz甚至更小，這是其他頻率合成器很難做到的。根據(jù)Nyquist定律，只要輸出信號的最高頻率分辨率分量小于或等于fclk/2就可以實現(xiàn)。3超高速頻率轉(zhuǎn)換時間。DDS的頻率轉(zhuǎn)換時間可達到納秒數(shù)量級，比使用其它的頻率合成方法都要小幾個數(shù)量級。改變DDS輸出頻率，實際上改變的是每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性。只要ROM中所存的幅值滿足并且嚴(yán)格遵守Nyquist定律，即可得到輸出波形。6具有調(diào)制能力。 DDS主要性能指標(biāo)DDS合成指標(biāo)有很多，在不同場合有不同的適用描述。再由(22)式，當(dāng)時鐘頻率fc確定后，頻率分辨率△fmin 僅由N決定。例如n=32,fc=40MHz。 DDS+PLL方案鎖相環(huán)頻率合成運用了相位反饋控制原理來穩(wěn)定頻率，在頻率切換速度要求方面不高，但對相噪、雜散有較高要求時，PLL 頻率合成有特殊的優(yōu)勢。如果要提高切換速度，就必須犧牲分辨率，這是PLL的工作機理所致，無法通過性能優(yōu)化來解決。而前面也提到DDS因其數(shù)字化結(jié)構(gòu)在分辨率與快速轉(zhuǎn)換頻率上的優(yōu)點及雜散分量與頻寬間的不足，根據(jù)PLL與DDS各自的優(yōu)缺點將它們通過硬件的組合，在完全發(fā)揮它們優(yōu)點的時候，又將各自的缺點綜合互補起來轉(zhuǎn)成了優(yōu)點。而如果在環(huán)路中將壓控振蕩器的輸出信號作為DDS的輸入信號，DDS在電路中就成為一個分辨率極高的分頻器，不僅能利用環(huán)路實現(xiàn)雜散抑制，同時也可使輸出信號的相位噪聲降低，而且由于不必采用高頻晶體振蕩器，系統(tǒng)成本也會大大降低，并很容易使整個電路采用混合電路工藝進行系統(tǒng)集成。 圖22 DDS+PLL混頻方案原理圖 單片機控制DDS芯片方案隨著VLSI的發(fā)展，出現(xiàn)了單片集成DDS芯片，此類芯片集成了頻率控制字、相位累加器、正弦查找表、數(shù)模轉(zhuǎn)換器，只需配合簡單的外圍電路就能夠?qū)崿F(xiàn)。而且用VLSI實現(xiàn)DDS，系統(tǒng)的體積可以做的很小，同時可靠性也大為提高。鍵盤顯示8279AT89C51DDS單片機系統(tǒng) 圖23單片機系統(tǒng)框圖它主要由單片機控制模塊、鍵盤與顯示模塊、數(shù)字合成模塊以及信號處理模塊組成。通過上面兩種思路的模塊比較，DDS+PLL的方法在發(fā)揮DDS與PLL各自的優(yōu)點的同時，又將兩者的缺點相互結(jié)合得以彌補，但從模塊圖可以看出，無論是加鎖相環(huán)還是不加，都要有單片機的參與，且由實際電路可得知，DDS加鎖相環(huán)的電路對硬件的要求高，希求量大，操作起來相對復(fù)雜，而對于前面所說的散分量與頻帶受限問題，由前面的公式可知，而足夠提到N值的情況下，對信號的輸出結(jié)果是沒有多大影響的。 第3 章 硬件系統(tǒng)設(shè)計與分析 系統(tǒng)組成和工作原理 整個硬件系統(tǒng)由液晶顯示電路、按鍵電路、單片機、DDS信號產(chǎn)生電路、數(shù)模轉(zhuǎn)換器、低通濾波電路等模塊組成。. 圖31 硬件系統(tǒng)框圖單片微型計算機簡稱單片機(MCU)，是一種集成電路芯片。最早被用于工業(yè)控制領(lǐng)域，現(xiàn)今隨著社會的迅猛發(fā)展而被廣泛用于世界經(jīng)濟的各行各業(yè)。考慮到成本和穩(wěn)定性，本系統(tǒng)選用ATMEL公司生產(chǎn)的AT89C51單片機。AT89C2051是一種帶2K字節(jié)閃爍可編程可擦除只讀存儲器的單片機。該器件采用ATMEL高密度非易失存儲器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的MCS51指令集和輸出管腳相兼容。目前，在工業(yè)生產(chǎn)控制等各個領(lǐng)域AT89C51單片機得到廣泛的應(yīng)用?，F(xiàn)將主要管腳作如下說明(VCC：供電電壓； GND：接地)：P0口：P0口為一個8位漏極開路雙向I/O口，每腳可吸收8個TTL門電流。P0能夠用于外部程序數(shù)據(jù)存儲器，它可以被定義為數(shù)據(jù)/地址的第八位。P1口：P1口是一個內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4個TTL門電流。P1口被外部下拉為低電平時，將輸出電流，這是由于內(nèi)部上拉的緣故。P2口：P2口為一個內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個TTL門電流，當(dāng)P2口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。這是由于內(nèi)部上拉的緣故。在給出地址“1”時，它利用內(nèi)部上拉優(yōu)勢，當(dāng)對外部八位地址數(shù)據(jù)存儲器進行讀寫時，P2口輸出其特殊功能寄存器的內(nèi)容。P3口：P3口管腳是8個帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個