【正文】 ，影響芯片的使用壽命 [3]。傳統(tǒng)的計(jì)費(fèi)器通常采用硬件模塊化的設(shè)計(jì)結(jié)構(gòu)，主要包括主控模塊 ， 電源模塊，按鍵顯示模塊，防作弊及脈沖輸入模塊 以及稅控模塊。傳統(tǒng)國內(nèi)外出租車計(jì)費(fèi)器多數(shù)由單片機(jī)實(shí)現(xiàn)，升級(jí)繁瑣，成本高。具有良好性能的計(jì)價(jià)器無論是對(duì)廣大出租車司機(jī)朋友還是乘客來說都 是很必要的。 通過分析方框圖繪出詳細(xì)的模塊電路流程圖并寫出程序源代碼，將代碼在 Quartus II軟件上進(jìn)行編譯仿真，波形基本符合設(shè)計(jì)要求。 文章首先簡述了出租車 計(jì)費(fèi)系統(tǒng)的意義， 發(fā)展現(xiàn)狀以及 VHDL語言的特點(diǎn)。 本設(shè)計(jì) 是采用 VHDL硬件描述語言作為設(shè)計(jì) 手段，采用自頂向下的設(shè)計(jì)思路，得到一種出租車計(jì)價(jià)系統(tǒng)的硬件結(jié)構(gòu)。隨著改革開放日益深入，出租車行業(yè)的發(fā)展勢頭已十分突出，國內(nèi)各機(jī)械廠家紛紛推出國產(chǎn)計(jì)價(jià)器。 本科生畢業(yè)論文（設(shè)計(jì)） 題目 ： 基于 CPLD/FPGA的出租車計(jì)費(fèi)器 系 部 電子信息工程學(xué)院 學(xué)科門類 工 學(xué) 專 業(yè) 電子信息工程 學(xué) 號(hào) 姓 名 指導(dǎo)教師 2020 年 5 月 24 日 裝 訂 線 2020屆本科生畢業(yè)論文（設(shè)計(jì)） I 基于 CPLD/FPGA 的出租車計(jì)費(fèi)器 設(shè)計(jì) 摘 要 我國在 70年代開始出現(xiàn)出租車，但那 時(shí)的計(jì)費(fèi)系統(tǒng)大都是國外進(jìn)口 的。這些計(jì)費(fèi)系統(tǒng)不夠準(zhǔn)確，價(jià)格還十分昂貴。隨著城市旅游業(yè)的發(fā)展，出租車行業(yè)已成為城市的窗口，象征著一個(gè)城市的文明程度。 通過在 Quartus II軟件中編譯和下載測試，得到了仿真波形和關(guān)鍵的設(shè)計(jì)結(jié)果。接著 介紹了出租車計(jì)費(fèi) 系統(tǒng)的 設(shè)計(jì)要求，設(shè)計(jì)思路，并給出了總體設(shè) 計(jì)框圖。 關(guān)鍵字： 數(shù)字秒表 EDA FPGA VHDL Quartus II 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） II ABSTRACT Taxi appeared in china in the 1970s, and the taxi billing systems are mostly imported. The billing system is not accurate enough, and the price is also very high. Along with the reform and openingup, taxi industry had a rapid development, and many domestic billing systems appeared. Along with the development of tourism in the city, the taxi industry has bee a city window, a symbol of the civilization of a city degree. This design uses the VHDL design means and the topdown design ideas. And we get the hardware structure of the taxi billing system. After pilation and testing in Quartus II, we get the simulation waveform and the design results. This article introduced the meaning and the development of the billing system. Then it introduces the requirements and design ideas of billing system, and gives the block diagram of the overall design. According to the analysis of block diagram, we get the detailed module circuit flow charts and program source code. After simulation and piling in Quartus II, we get the satisfactory wave forms. Key Words: Digital stop watch EDA FPGA VHDL Quartus II 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） III 目 錄 一 緒論 ................................................................................................ 1 課題來源及意義 ................................................................................ 1 國內(nèi)外研究現(xiàn)狀及趨勢 .................................................................... 1 EDA 技術(shù) .......................................................................................... 2 硬件描述語言 —— VHDL ................................................................. 2 VHDL 的簡介 ................................................................................. 2 VHDL 語言的特點(diǎn) ......................................................................... 2 VHDL 的設(shè)計(jì)流程 ......................................................................... 3 二 系統(tǒng)的設(shè)計(jì)流程 ........................................................................... 5 設(shè)計(jì)要求 ............................................................................................ 5 設(shè)計(jì)規(guī)劃 ........................................................................................... 5 系統(tǒng)的原理圖 ................................................................................... 5 三 系統(tǒng)模塊設(shè)計(jì) ................................................................................ 7 速度模塊 ............................................................................................ 7 計(jì)程模塊 ............................................................................................ 7 計(jì)時(shí)模塊 ............................................................................................ 8 計(jì)費(fèi)模塊 ............................................................................................ 8 四 系統(tǒng)仿真 ........................................................................................ 9 速度模塊仿真 .................................................................................... 9 計(jì)程模塊仿真 .................................................................................... 9 計(jì)時(shí)模塊仿真 ...................................................................................10 合肥師范學(xué)院 2020屆本科生畢業(yè)論文（設(shè)計(jì)） IV 計(jì)費(fèi)模塊仿真 ...............................................................................