基于vhdl語言的交通信號(hào)燈設(shè)計(jì)-展示頁
2024-11-28 20:03本頁面
【正文】 S=S )。 SIGNAL S:STD_LOGIC_VECTOR(2 DOWNTO 0)。 SIGNAL AT:STD_LOGIC_VECTOR(7 DOWNTO 0)。 END COMPONENT。 M:IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 COMPONENT JTD_CTRL IS 控制模塊的元件例化 PORT( CLK,CLR:IN STD_LOGIC。 AT,BT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) )。 COMPONENT JTD_TIME IS 計(jì)時(shí)元件的例化 PORT( CLK,CLR:IN STD_LOGIC。 ABL:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) )。 COMPONENT JTD_LIGHT IS 譯碼驅(qū)動(dòng)的元件例化 PORT( CLR:IN STD_LOGIC。 SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0) )。 AT,BT:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 COMPONENT JTD_DIS IS 數(shù)碼顯示的元件例化 PORT( CLK1K,CLK,CLR:IN STD_LOGIC。 CLK:OUT STD_LOGIC )。 END TRAFFIC。 SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0)。 M:IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 USE 。 USE 。 頂層文件的設(shè)計(jì) 頂層文件的原理圖可以依據(jù)系統(tǒng)的框圖進(jìn)行，由控制模塊 JTD_CTRL、計(jì)時(shí)模塊 JTD_TIME、譯碼驅(qū)動(dòng)模塊 JTD_LIGHT、顯示模塊 JTD_DIS和分頻模塊 JTD_FQU五部分組成，其頂層原理圖文件如圖 31 所示。經(jīng)過五個(gè)模塊的處理，使時(shí)間計(jì)數(shù)、紅綠燈顯示能夠正常運(yùn)行。 CLK 時(shí)間顯示數(shù)據(jù)輸出 信號(hào)燈輸出 圖 31 交通信號(hào)燈控制器程序原理框圖 進(jìn)程將 CLK 信號(hào)分頻后產(chǎn)生 1 秒信號(hào)，然后構(gòu)成兩個(gè)帶有預(yù)置數(shù)功能的十進(jìn)制計(jì)數(shù)器，并產(chǎn)生允許十位計(jì)數(shù)器計(jì)數(shù)的控制信號(hào)。 支干道 主干道 圖 11 路口交通管理示意圖 表 11 交通信號(hào)燈的 4 種狀態(tài) A B C D 主干道交通燈 綠（ 40 秒） 黃（ 4 秒） 紅（ 20 秒） 紅（ 4 秒） 支干道交通燈 紅 紅 綠 黃 采用 VHDL 語言編寫程序，并在 QuartusII 工具平臺(tái)中進(jìn)行開發(fā)，下載到 EDA實(shí)驗(yàn)箱進(jìn)行驗(yàn)證。交通信號(hào)控制器的 VHDL 的設(shè)計(jì) 模擬十字路口交通信號(hào)燈的工作過程，利用實(shí)驗(yàn)板上的兩組紅、黃、綠 LED作為交通信號(hào)燈，設(shè)計(jì)一個(gè)交通信號(hào)燈控制器，示意圖如圖 11 所示。要求： （ 1） 交通燈從綠變紅時(shí)，有 4 秒黃燈亮的間隔時(shí)間； （ 2） 交通燈紅變綠是直接進(jìn)行的，沒有間隔時(shí)間； （ 3） 主干道上的綠燈時(shí)間為 40 秒，支干道的綠燈時(shí)間為 20 秒； （ 4） 在任意時(shí)間，顯示每個(gè)狀態(tài)到該狀態(tài)結(jié)束所需的時(shí)間。 編寫設(shè)計(jì)報(bào)告，要求包括方案選擇、程序清單、調(diào)試過程、測(cè)試結(jié)果及心得體會(huì)。狀態(tài)寄存器實(shí)現(xiàn)狀態(tài)轉(zhuǎn)換和產(chǎn)生狀態(tài)轉(zhuǎn)換的控制信號(hào)，下個(gè)模塊產(chǎn)生次態(tài)信號(hào)和信號(hào)燈輸出信號(hào)，以及每一個(gè)狀態(tài)的時(shí)間值。程序原理圖如圖 31 所示 。 秒脈沖信號(hào)發(fā)生器 計(jì)數(shù)器 狀態(tài)寄存器 次態(tài)發(fā)生器 信號(hào)燈輸出信號(hào) 圖 41 交通燈頂層文件原理圖 頂層模塊的程序如下： LIBRARY IEEE。 USE 。 ENTITY TRAFFIC IS PORT( CLK1K,CLR:IN STD_LOGIC。 LED:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)。 ABL:OUT STD_LOGIC_VECTOR(7 DOWNTO 0) )。 ARCHITECTURE BEHAVE OF TRAFFIC IS COMPONENT JTD_FQU IS
高考資料相關(guān)推薦
鄂ICP備17016276號(hào)-1