基于vhdl語言的交通信號燈設(shè)計-文庫吧在線文庫
【正文】 ENTITY TRAFFIC IS PORT( CLK1K,CLR:IN STD_LOGIC。 END COMPONENT。 M,S:IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 AT,BT:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 BEGIN U1:JTD_FQU PORT MAP( 名字關(guān)聯(lián)方式賦值 CLK1K=CLK1K, CLK=CLK )。 USE 。 BEGIN PROCESS(CLR,CLK,M,AT,BT) BEGIN IF CLR=39。)THEN 時鐘上升沿信號一來， M控制系統(tǒng)的 8 種狀態(tài) IF M=000THEN Q=001。 IF M=100THEN IF(AT=X01)OR(BT=X01)THEN Q=Q+1。 該模塊的時序仿真和功能仿真波形圖如圖 42 圖 42 功能仿真 計時模塊 JTD_TIME 的設(shè)計 計時模塊用來設(shè)定 A 和 B 兩個方向計時器的初值，并為顯示模塊 JTD_DIS提供倒計時時間。 END JTD_TIME。ABYT=“ 00000101” AB 兩方向黃燈亮 BRT=X65。EVENT AND CLK=39。 IF M=010THEN AT1=X41。當(dāng) S=0 時， AB 兩方向的計時器計時， A 方向車左轉(zhuǎn)， B 方向的紅燈亮 WHEN001=AT1=ABYT。當(dāng) S=7 時， B 方向計時器計時， AB 兩方向車右轉(zhuǎn) WHEN OTHERS=AT1=AT1。高四位數(shù)碼管顯示不變 END IF。 END IF。選擇 1kHz 作為時鐘，分到 4 個數(shù)碼管，每個數(shù)碼管 50Hz（大于 24Hz） ，故不會有閃爍。 END JTD_LIGHT。 END IF。 WHEN001=LT=10000001。 END CASE。該模塊的源程序如下： LIBRARY IEEE。 END JTD_DIS。139。 ELSE SL=SL+1。 WHEN100=OU=STL。 WHEN X1=DS=00000110。339。 顯示 39。 WHEN X9=DS=01101111。 END IF。 ELSIF DIS=X00THEN END IF。分頻器主要為系統(tǒng)提供所需的時鐘脈沖。 ARCHITECTURE JTD_5 OF JTD_FQU IS SIGNAL Q:STD_LOGIC_VECTOR(9 DOWNTO 0)。 END JTD_5。)THEN Q=Q+1。 USE 。 LED=DIS(6 DOWNTO 0)。 ELSIF MM=X4THEN DIS=DS。 END CASE。739。 WHEN X5=DS=01101101。 顯示 39。 END PROCESS。 PROCESS(SL) BEGIN CASE SL IS 數(shù)碼管的位選 WHEN000=OU=BT(3 DOWNTO 0)。139。 BEGIN MM=0amp。 M:IN STD_LOGIC_VECTOR(2 DOWNTO 0)。 ABL=LT。 WHEN101=LT=00011000。 END IF。THEN LT=00000000。 USE 。 BT=BT1。B 方向計數(shù)器高四位數(shù)碼管減一計數(shù) ELSE BT1(3 DOWNTO 0)=BT1(3 DOWNTO 0)1。 IF AT1/=X01THEN IF AT1(3 DOWNTO 0)=0000THEN AT1(3 DOWNTO 0)=1001。BT1=BLT。BT1=X01。M=0 時， A 方向的計時器計時， B 方向的紅燈亮 END IF。139。 BEGIN ART=X55。 USE 。 END IF。 IF M=010THEN Q=101。039。 用 M 來表示系統(tǒng)的8 種工作狀態(tài) AT,BT:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 U5:JTD_LIGHT PORT MAP( CLR=CLR, S=S, ABL=ABL, M=M )。 SIGNAL CLK:STD_LO
高考資料相關(guān)推薦
鄂ICP備17016276號-1