數字集成電路設計之制造工藝-展示頁
2025-01-29 10:42本頁面
【正文】 溶。n 一個初始的 P型圓片的摻雜水平大約為2*1021雜質 /m3，通常圓片的表面摻雜重些 光刻n 作用：當要進行某些工藝步驟，如氧化、刻蝕、金屬和多晶硅淀積，離子注入等時，需要把某一些區(qū)域采用對應的光掩模遮蔽起來，從而對其它露出來的區(qū)域進行上述的工藝步驟． 步驟如下：實現(xiàn)有選擇性掩蔽的技術就稱為光刻一個光刻過程１、第一步： 氧化，將圓片暴露在約１０００攝氏度的高純度氧和氫的混合氣體中， 從而 使圓片的整個表面淀積上一層很薄的 SiO2。 硅圓片n 制造芯片的基礎材料是一個單晶輕摻雜圓片。即一個 PMOS晶體管只能建立在 n型襯底或 n阱內，而一個 NMOS晶體管則處于 P型襯底或 p阱內。n 嚴格遵守設計規(guī)則可以極大地避免由于短路、斷路造成的電路失效和容差以及寄生效應引起的性能劣化。n 因此不同的工藝，就有不同的設計規(guī)則。 設計規(guī)則n 由于器件的物理特性和工藝的限制，芯片上物理層的尺寸進而版圖的設計必須遵守 特定的規(guī)則 。 掩模版 的作用n 掩膜上的圖形決定著芯片上器件或連接物理層的尺寸。第二章 制造工藝本章分為四部分 :紫外線光掩模版光刻膠可進行摻雜 ,離子注入，擴散等工藝n 版圖 是集成電路從設計走向制造的橋梁，它包含了集成電路尺寸、各層拓撲定義等器件相關的物理信息數據。n版圖 (Layout)集成電路制造廠家根據這些數據來制造掩膜。因此 版圖上的幾何圖形尺寸與芯片上物理層的尺寸直接相關 。n 這些規(guī)則是各集成電路制造廠家根據本身的工藝特點 和 技術水平 而制定的。廠家提供設計規(guī)則n 設計者只能根據廠家提供的設計規(guī)則進行版圖設計 。 CMOS集成電路的制造N管的立體圖單阱工藝雙阱 CMOS工藝的截面圖在 CMOS工藝中 ,它要求把一個 N管或 P管都建立在同一硅材料上 ,因此有時我們會在襯底上建立一個稱為阱的特殊區(qū)域 ,在這個區(qū)域中 半導體材料的類型與溝道的類型相反。在現(xiàn)代工藝中越來越多得采用雙阱工藝。典型直徑在 412英寸之間，厚度最多為 1mm。 氧化層既可用做絕緣層 也可形成晶體管的柵。這為負膠 ，正膠相反。４、第四步： 光刻膠的顯影和烘光， 用酸或堿溶液顯影圓片，去掉為暴光部分的 光刻膠 ，然后把圓片放在低溫下慢慢烘光使留下的光刻膠變硬。如二氧化硅第六步： 旋轉、清洗和干燥 ，采用一種特殊的工具用去離子水來清洗圓片， 再用氮氣進行干燥。第八步： 去除光刻膠 ，用高溫等離子體有選擇地去除剩下的光刻膠而不破壞 器件層。因為要轉移的特征尺寸超出光源的波長范圍使達到所需要的分辨率和精度變得越來越困難。擴散和離子注入 :這兩個步驟可要求改變材料某些部分的摻雜濃度。它要求要摻雜的區(qū)域暴露在外，而圓片的其余部分用 SiO2。最終摻雜劑的濃度在表面最大并隨進入材料的深度按高斯分布降低。n 它會引導離子掃過半導體表面，離子的加速度決定了它們穿透材料的深度，離子流的大小和注入時間決定了劑量。n 副作用 ： 破壞晶格 。n 淀積：即在圓片上反復淀積材料層?？涛g： 材料一旦淀積后，就可以用有選擇的刻蝕來形成如連線或接觸孔這樣的圖形。平面化： 如果要在圓片表面可靠的淀積材料層，則保證半導體表面的平整是非常重要的。 CMOS工藝流程（ a)基礎材料： P+襯底及 P外延層（ b)淀積柵氧和氮化硅犧牲層 （作為緩沖層）后(a)整個工藝從一個 P型襯底開始，它的表面是一層輕摻雜的 P型外延層(b)之后淀積一層很薄的 SiO2，它在以后將成為晶體管的柵氧層，然后再淀積一層 較厚的氮化硅犧牲層。(d)溝槽填充氧化物、 CMP平整化及 移去氮化硅犧牲層后(d)在完成溝道阻擋注入后，溝槽內填滿 SiO2，接著進行一系列的工序來平整表面。(e) N阱和 VTP調整的離
教學課件相關推薦
鄂ICP備17016276號-1