集成電路器件工藝-展示頁(yè)
2025-01-12 18:35本頁(yè)面
【正文】 于學(xué)習(xí) CMOS工藝起到循序漸進(jìn)的作用 .n NMOS電路技術(shù)和設(shè)計(jì)方法可以相當(dāng)方便地移植到CMOS VLSI的設(shè)計(jì) .n GaAs邏輯電路的形式和眾多電路的設(shè)計(jì)方法與NMOS工藝基本相同 .33增強(qiáng)型和耗盡性 MOSFET (Enhancement mode and depletion mode MOSFET)FET（ Field Effect Transisitor）n 按襯底材料區(qū)分有 Si, GaAs, InPn 按場(chǎng)形成結(jié)構(gòu)區(qū)分有 J/MOS/MESn 按載流子類型區(qū)分有 P/Nn 按溝道形成方式區(qū)分有 E/D34E/DNMOS和 EPMOS的電路符號(hào)圖 35ENMOS的結(jié)構(gòu)示意圖(增強(qiáng)型 VD=0V, Vgs=Vsb=0V)圖 ENMOS的結(jié)構(gòu)示意圖36DNMOS的結(jié)構(gòu)示意圖(耗盡型 VD=0V, Vgs=Vsb=0V)圖 DNMOS的結(jié)構(gòu)示意圖37EPMOS的結(jié)構(gòu)示意圖 (增強(qiáng)型 VD=0V, Vgs=Vsb=0V)圖 EPMOS的結(jié)構(gòu)示意圖38n工作原理：在柵極電壓作用下，漏區(qū)和源區(qū)之間形成導(dǎo)電溝道。那么，為什么 MOS發(fā)展早期不用 NMOS工藝做集成電路呢？問(wèn)題是NMOS工藝遇到了難關(guān)。n增加了電路的可靠性。29標(biāo)準(zhǔn)硅柵 PMOS工藝圖 30硅柵工藝的優(yōu)點(diǎn)：l自對(duì)準(zhǔn) 的，它無(wú)需重疊設(shè)計(jì)，減小了電容，提高了速度。那時(shí)的多晶硅還是絕緣體，或非良導(dǎo)體。 在硅柵工藝中， S， D， G是一次掩膜步驟形成的。 多晶硅 Polysilicon， 原是絕緣體 ，經(jīng)過(guò)重?cái)U(kuò)散，增加了載流子， 可以變?yōu)閷?dǎo)體 ，用作電極和電極引線。 1970年，出現(xiàn)了硅柵工藝 (采用了自對(duì)準(zhǔn)技術(shù)）。這種方法被稱為 自對(duì)準(zhǔn)技術(shù) 。27克服 Al柵 MOS工藝缺點(diǎn)的根本方法 將兩次 MASK步驟合為一次。24Al柵 MOS工藝的柵極位錯(cuò)問(wèn)題圖 25鋁柵重疊設(shè)計(jì)n柵極做得長(zhǎng)，同 S、 D重疊一部分圖 26鋁柵重疊設(shè)計(jì)的缺點(diǎn)l CGS、 CGD都增大了。若對(duì)不齊，彩色圖象就很難看。 制造源、漏極與制造柵極采用兩次掩膜步驟不容易對(duì)齊。l集成度低，只能制作寄存器等中規(guī)模集成電路。l電源電壓為 12V。lN型襯底， p溝道。 17 MOS工藝和相關(guān)的 VLSI工藝18圖 MOS工藝的分類 19認(rèn)識(shí) MOSFET線寬 (Linewidth), 特征尺寸 (Feature Size)指什么？20MOS工藝的特征尺寸(Feature Size)n特征尺寸 : 最小線寬?最小柵長(zhǎng)圖 21 PMOS工藝早期的鋁柵工藝n1970年前，標(biāo)準(zhǔn)的 MOS工藝是鋁柵 P溝道。mm f T 45 GHz 40 GHz表 : ?m 柵長(zhǎng) HEMT的典型參數(shù)值15不同材料系統(tǒng)的研究nGaAsnInPnSiGe16與 Si三極管相比， MESFET和 HEMT的缺點(diǎn)為 : n跨導(dǎo)相對(duì)低 。1第四章 集成電路器件工藝 雙極型集成電路的基本制造工藝 MESFET和 HEMT工藝
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1