5微電子概論—集成電路設(shè)計(24頁)-展示頁
2025-05-09 15:02本頁面
【正文】 ? 導(dǎo)論 ? 集成電路設(shè)計的特點 ? 集成電路設(shè)計流程 ? 版圖設(shè)計 ? 全定制設(shè)計方法 ? 半定制設(shè)計方法 ? 標(biāo)準(zhǔn)單元設(shè)計方法 ? 可編程邏輯設(shè)計方法 ? 幾種設(shè)計方法的比較 ? 可測性設(shè)計 第六章 集成電路設(shè)計 什么是版圖？ 一組相互套合的圖形，各層版圖相應(yīng)于不同的工藝步驟，每一層版圖用不同的圖案來表示。 微電子學(xué)概論 第六章 集成電路設(shè)計 (Integrated Circuit Design ) 第六章 集成電路設(shè)計 主要內(nèi)容： ?集成電路設(shè)計的特點 ?集成電路設(shè)計流程 ?全定制設(shè)計方法 ?專用集成電路設(shè)計 ?幾種設(shè)計方法的比較 ?可測性設(shè)計 ? 導(dǎo)論 ? 集成電路設(shè)計的特點 ? 集成電路設(shè)計流程 ? 版圖設(shè)計 ? 全定制設(shè)計方法 ? 半定制設(shè)計方法 ? 標(biāo)準(zhǔn)單元設(shè)計方法 ? 可編程邏輯設(shè)計方法 ? 幾種設(shè)計方法的比較 ? 可測性設(shè)計 集成電路設(shè)計與制造的主要流程框架 設(shè)計 製作 測試 定 型品 構(gòu)想 CPU ROM RAM I/O CTRL + ? 導(dǎo)論 ? 集成電路設(shè)計的特點 ? 集成電路設(shè)計流程 ? 版圖設(shè)計 ? 全定制設(shè)計方法 ? 半定制設(shè)計方法 ? 標(biāo)準(zhǔn)單元設(shè)計方法 ? 可編程邏輯設(shè)計方法 ? 幾種設(shè)計方法的比較 ? 可測性設(shè)計 第六章 集成電路設(shè)計 集成電路設(shè)計特點 1 分層分級設(shè)計 將一個復(fù)雜的集成電路系統(tǒng)的設(shè)計問題分解為復(fù)雜性較低的設(shè)計級別，這個級別可以再分解到復(fù)雜性更低的設(shè)計級別；這樣的分解一直繼續(xù)到使最終的設(shè)計級別的復(fù)雜性足夠低，也就是說，能相當(dāng)容易地由這一級設(shè)計出的單元逐級組織起復(fù)雜的系統(tǒng)。 2 模塊化設(shè)計 所謂模塊化設(shè)計，是將電路分成不同模塊進(jìn)行設(shè)計，模塊可以并行設(shè)計，不同模塊完成不同的功能，最后集成為整個電路，完成所需的功能。 VDD IN OUT VSS M1 Poly PMoat NMoat NWELL ? 導(dǎo)論 ? 集成電路設(shè)計的特點 ? 集成電路設(shè)計流程 ? 版圖設(shè)計 ? 全定制設(shè)計方法 ? 半定制設(shè)計方法 ? 標(biāo)準(zhǔn)單元設(shè)計方法 ? 可編程邏輯設(shè)計方法 ? 幾種設(shè)計方法的比較 ? 可測性設(shè)計 第六章 集成電路設(shè)計 版圖設(shè)計過程： 主要是布局布線過程 布局： 將模塊安置在芯片的適當(dāng)位置，滿足一定目標(biāo)函數(shù)。 布線： 根據(jù)電路的連接關(guān)系（連接表）在指定區(qū)域（面積、形狀、層次）百分之百完成連線。 ? 導(dǎo)論 ? 集成電路設(shè)計的特點 ? 集成電路設(shè)計
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1