ch51半導(dǎo)體存儲器和pld-展示頁
2025-01-07 08:07本頁面
【正文】 荷相當(dāng)于存 0 在控制柵加高電壓 控制柵接地，源極加一正電壓 （ 1）地址譯碼器 （ 2）存儲矩陣 （ 3）讀寫控制電路 地址譯碼器地址輸入存 儲 矩 陣讀 寫 控制 電 路數(shù) 據(jù) 輸 入/ 輸 出讀 使 能 信 號寫 使 能 信 號片 選 信 號OEWECE （ 1）地址譯碼器 地址譯碼器字 單 元 0字 單 元 1字 單 元 3 1A0A1A2A3A4W0W1W3 1 缺點(diǎn)：當(dāng)存儲器的存儲容量很大時，地址譯碼器輸出的字線將會非常多，譯碼器的電路結(jié)構(gòu)也變得十分復(fù)雜 ， x0 x1 行 譯 碼 器 1 列 譯 碼 器 0 31 992 33 63 32 A0 A4 A3 A2 A1 A5 A9 A8 A7 A6 D y0 y1 y31 x31 1023 993 D 0 0 0 0 0 1 1 1 1 1 1111100000B =3E0H=992 （ 2） 讀寫控制電路 存儲矩陣 1 0 0 1 0 當(dāng) CE=0， OE=0時 ， 進(jìn)行讀操作； 當(dāng) CE=0， WE=0時 ， 進(jìn)行寫操作； DE N1E N1CEOEWEE NI /O G 1G2G3G4G5讀 寫 控 制 電 路讀 寫 控 制 電 路0101 2. SRAM靜態(tài)存儲單元 VT VTVT3及 VT4構(gòu)成 SR鎖存器 T5及 T6是行選管 V T1V T2V T4V T3V T5VD DV T6xiBB 4管動態(tài)存儲單元 單管動態(tài)存儲單元 在只讀存儲器 （ ROM） 中 ， 介紹了掩膜 ROM、PROM、 EPROM等不同類型 ROM的工作原理和特點(diǎn)。 本章的重點(diǎn)和難點(diǎn)：存儲器擴(kuò)展存儲容量的方法、 用存儲器設(shè)計組合邏輯電路的概念 。 輸 入電 路與 或陣 列可 編 程觸 發(fā) 器輸 出電 路輸 入反 饋 輸 入 信 號輸 出 — 或陣列的兩種物理實(shí)現(xiàn)形式 ?用實(shí)際的與 — 或電路實(shí)現(xiàn) ?由查找表（ LUT）實(shí)現(xiàn) ≥ 1YABCD FRAM116 ? ）（ LUT 查找表（ Look Up Table）實(shí)際上是用靜態(tài)存儲器（ SRAM）構(gòu)成函數(shù)發(fā)生器。 A B C D F A B C D F 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 A3A2A1F1 6 1R A M（ L U T ）≥ 1ABCDFA0將真值表的輸出 0、 0、 0、 0、 0、 0、 0、 0、 0、 1依次存入 SRAM中的存儲單元 . 1. 可編程只讀存儲器 PROM 特點(diǎn)：與陣列固定、或陣列可編程 與陣列 ?最小項 或陣列 ?最小項的和項 PLD的邏輯符號特殊表示方法 例：用 PROM實(shí)現(xiàn)以下邏輯函數(shù)： ????????????????CABABCCBAYCBACBAABCYCBACBAABCY210 對于大多數(shù)邏輯函數(shù)而言，并不需要使用全部最小項，造成浪費(fèi) CBA CBA CBA 例 用 ROM實(shí)現(xiàn)一個 2位二進(jìn)制加法器。 PLA（ Programmable Logic Array） 特點(diǎn)：與陣列、或陣列均可編程 ≥ 1ABCY0Y1Y2A N D陣 列O R陣 列?n 條輸 入 線 ?m 條 輸 入
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號-1