【正文】 這樣，就可以通過檢查哪一條位線上出現(xiàn)負(fù)脈沖來判斷 觸發(fā)器的狀態(tài)，即區(qū)分讀出來的信號(hào)是 1或是 0。 A． 23 B． 20 C． 17 D． 22 答案： D 29 . 靜態(tài)存儲(chǔ)器的存儲(chǔ)原理和芯片內(nèi)部結(jié)構(gòu) 存儲(chǔ)原理：用觸發(fā)器線路記憶與讀寫數(shù)據(jù) 字選擇線 T3 T5 T7 T1 VDD T2 T6 T8 列選擇線 位 線 1 位 線 2 30 讀寫操作： 讀操作： 先將二位線充電至高電平，當(dāng)字線送來高電平時(shí)， MOS 管 T5 、 T6 將導(dǎo)通，使觸發(fā)器的兩個(gè)輸出端與位線 1和位線 2連 通。 讀寫電路（了解） 26 讀寫時(shí)序波形 讀出 /RAS /CAS /WE Diｎ Dｏｕｔ 讀寫周期 寫入 27 2022年 7月試題 6． 某一 RAM芯片 ， 其容量為 512 8位 ，除電源端和接地端外 ， 連同片選 、 /OE和讀 /寫信號(hào)該芯片引出腳的最小目為（ ） 。每隔 2ms向存儲(chǔ)單元進(jìn)行一次刷新操作，以補(bǔ)償 CS漏電所造成的電荷損失，確保所存儲(chǔ)的信息不丟失。 25 向存儲(chǔ)單元提供地址的步驟是：先送行地址，再送列地址，用芯片的時(shí)序信號(hào)控制完成。 如果在數(shù)據(jù)線接上一個(gè)高靈敏度的放大器，就可以檢測(cè)出數(shù)據(jù)線上的這種不同的變化情況，從而區(qū)分出讀出來的數(shù)據(jù)是 1還是 0。 23 讀寫過程： 寫數(shù)據(jù)： 先使字線為高電平， T管導(dǎo)通，若數(shù)據(jù)線為低電平（寫 1）且電容 CS中未有電荷，則電源 VDD將向電容充電，使 CS中存儲(chǔ)上一定數(shù)量的電荷，表示 1信號(hào)已寫入存儲(chǔ)單元； 若數(shù)據(jù)線為高電平（寫 0）且電容已存儲(chǔ)有電荷，則將會(huì)電容 CS完成放電，使CS中無存儲(chǔ)電荷，表示 0信號(hào)已寫入存儲(chǔ)單元； 如寫入的數(shù)據(jù)于 CS中原存儲(chǔ)信息相同，則 CS中原存儲(chǔ)有無電荷的情形不會(huì)發(fā)生變化 。 信息存放在 MOS管的寄生電容 CS中。 19 控制總線 ：用于指明總線的工作周期類型和本次入 /出完成的時(shí)刻。其位數(shù)決定可訪問的存儲(chǔ)單元最大數(shù)目（最大可尋址空間） 例： 20位地址，可訪問 1MB的存儲(chǔ)空間， 32位地址，可訪問 4GB的存儲(chǔ)空間 數(shù)據(jù)總線 ：用于在計(jì)算機(jī)各功能部件之間傳送數(shù)據(jù)。 17 主存儲(chǔ)器與其他部件的連接關(guān)系 數(shù)據(jù)總線 地址總線 CPU Read Write 主存儲(chǔ)器 Ready 控制總線 連接其它外圍設(shè)備 18 主存儲(chǔ)器通過地址總線、數(shù)據(jù)總線、控制總線與計(jì)算機(jī) CPU和外圍設(shè)備連接在一起。 （ 3）存儲(chǔ)容量 用存儲(chǔ)器的字節(jié)數(shù)或字?jǐn)?shù)表示。 （ 2）存儲(chǔ)周期 連續(xù)兩次讀寫必須的時(shí)間間隔。 主存儲(chǔ)器的主要技術(shù)指標(biāo)： （ 1）讀寫速度： 讀寫一個(gè)存儲(chǔ)單元必須的時(shí)間度量。 答案： 主存儲(chǔ)器 高速緩沖存儲(chǔ)器 虛擬存儲(chǔ)器 15 主存儲(chǔ)器部件的組成與設(shè)計(jì) 運(yùn)算器 控制器 計(jì)算機(jī)包括五大功能部件 存儲(chǔ)器 輸入設(shè)備 輸出設(shè)備 主存儲(chǔ)器是計(jì)算機(jī)五大功能部件之一。 13 2022年 7月試題 1．當(dāng)前流行的計(jì)算機(jī)系統(tǒng)中，廣泛采用由三種運(yùn)行原理不同、性能差異很大的存儲(chǔ)介質(zhì)，來構(gòu)建 、 ，和 ，再將它們組成通過計(jì)算機(jī)硬、軟件統(tǒng)一管理與調(diào)度的三級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)。 11 一致性原則 ， 指保存在不同級(jí)的存儲(chǔ)器中同一個(gè)數(shù)據(jù)必須有相同的值；包含性原則 ， 指保存在內(nèi)層存儲(chǔ)器 （ 靠近CPU） 中的數(shù)據(jù)一定也被保存在外層存儲(chǔ)器中 ， 即保存在內(nèi)層存儲(chǔ)器中的數(shù)據(jù)只是已保存在外層存儲(chǔ)器中更多數(shù)據(jù)中的一小部分的復(fù)制品 。 高度緩沖存儲(chǔ)器用靜態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，主存儲(chǔ)器用動(dòng)態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，虛擬存儲(chǔ)器使用的是高速磁盤上的一片存儲(chǔ)空間。 9 試題五 三 、 統(tǒng)的目的 ？ 說明每一層存儲(chǔ)器所用的存儲(chǔ)器介質(zhì)的種類 。 靜態(tài)存儲(chǔ)芯片速度快 ， 價(jià)格貴 ， 容量?。粍?dòng)態(tài)存儲(chǔ)器芯片容量較大 ， 速度較慢 ， 價(jià)格適中；快速磁盤設(shè)備容量特大 ，價(jià)格最低 ， 但速度最慢 。 7 作業(yè) 儲(chǔ)器組成的？每一級(jí)存儲(chǔ)器使用什么性質(zhì)的存儲(chǔ)介質(zhì)，這些介質(zhì)的主要特性是什么？在多級(jí)結(jié)構(gòu)的存儲(chǔ)器中，何謂信息的一致性原則和包含性原則？ 答：多級(jí)結(jié)構(gòu)的存儲(chǔ)器由高速緩沖存儲(chǔ)器、主存儲(chǔ)器和虛擬存儲(chǔ)器三級(jí)存儲(chǔ)器組成。 5 每一層存儲(chǔ)器所用的存儲(chǔ)器介質(zhì)： 高速緩沖存儲(chǔ)器 ——靜態(tài)存儲(chǔ)芯片 主存儲(chǔ)器 ——?jiǎng)討B(tài)存儲(chǔ)器芯片 虛擬存儲(chǔ)器 ——快速磁盤設(shè)備 6 作業(yè) ． 在計(jì)算機(jī)中 ， 為什么有采用多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng) ？ 它應(yīng)用是建立在程序的什么特性之上的 ？ 答：通過把讀寫速度高 ， 但容量小 、 存儲(chǔ)的單位成本最高的高速緩沖存儲(chǔ)器 （ Cache） 與讀寫速度略慢 、但容量可以更大 、 價(jià)格適中的主存儲(chǔ)器 ， 和讀寫速度最慢 、 但容量可以極大 、 存儲(chǔ)價(jià)格最低的高速磁盤空間 （ 虛擬存儲(chǔ)器 ） ， 組合成統(tǒng)一管理與調(diào)度的一體化的存儲(chǔ)器系統(tǒng) ， 以便達(dá)到高速度 、 大容量 、低價(jià)格的目的 ， 即得到具有更高的運(yùn)行性能 /價(jià)格比的存儲(chǔ)器系統(tǒng) 。 包含性原則 ： 處于內(nèi)層（更靠近 CPU）存儲(chǔ)器中的信息一定被包含在各外層的存儲(chǔ)器中，即內(nèi)層存儲(chǔ)器的全部信息一定是各外層存儲(chǔ)器中所存信息中一小部分的副本。 （ 3）指令執(zhí)行順序方面：指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性要大（大約 5 ： 1）。程序運(yùn)行的局部性原理主要體現(xiàn)在以下三個(gè)方面： （ 1）時(shí)間方面：在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問。1 第 5章 多級(jí)結(jié)構(gòu)的存儲(chǔ)系統(tǒng) 三級(jí)結(jié)構(gòu)存儲(chǔ)系統(tǒng)概述 主存儲(chǔ)器 虛擬存儲(chǔ)器 CPU 高速緩存 三級(jí)結(jié)構(gòu)的存儲(chǔ)系統(tǒng) 2 采用多級(jí)結(jié)構(gòu)存儲(chǔ)系統(tǒng)的目的 通過把讀寫速度高，但容量小、存儲(chǔ)的單位成本最高的高速緩沖存儲(chǔ)器（ Cache）與讀寫速度略慢、但容量可以更大、價(jià)格適中的主存儲(chǔ)器，和讀寫速度最慢、但容量可以極大、存儲(chǔ)價(jià)格最低的高速磁盤空間（虛擬存儲(chǔ)器），組合成統(tǒng)一管理與調(diào)度的一體化的存儲(chǔ)器系統(tǒng)，以便達(dá)到高速度、大容量、低價(jià)格的目的，即得到具有更高的運(yùn)行性能 /價(jià)格比的存儲(chǔ)器系統(tǒng)。 3 三級(jí)結(jié)構(gòu)的存儲(chǔ)系統(tǒng)的運(yùn)行原理 三級(jí)結(jié)構(gòu)的存儲(chǔ)系統(tǒng)的運(yùn)行原理是建立在程序運(yùn)行的局部性原理之上的。 （ 2）空間方面：這些最近被訪問過的程序和數(shù)據(jù)，往往集中在一小片存儲(chǔ)區(qū)中。 4 多級(jí)結(jié)構(gòu)存儲(chǔ)系統(tǒng)的一致性原則和包含性原則 一致性原則 ：同一個(gè)信息會(huì)同時(shí)存放在幾個(gè)級(jí)別的存儲(chǔ)器中，此時(shí)，這一信息在幾個(gè)級(jí)別的存儲(chǔ)器中必須保持相同的值。 例如，高速緩沖存儲(chǔ)器中的信息，肯定也存放在主存中，還存放在虛擬存儲(chǔ)器中，但主存儲(chǔ)器中的非常多的信息不會(huì)同時(shí)在高速緩沖存儲(chǔ)器中，虛擬存儲(chǔ)器中的更多的信息也不會(huì)同時(shí)出現(xiàn)在主存儲(chǔ)器中。 多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)是建立在程序運(yùn)行的局部型原理之上。 高速緩沖存儲(chǔ)器使用靜態(tài)存儲(chǔ)芯片 ， 主存儲(chǔ)器使用動(dòng)態(tài)存儲(chǔ)器芯片 ， 虛擬存儲(chǔ)器使用快速磁盤設(shè)備 。 8 在多級(jí)結(jié)構(gòu)的存儲(chǔ)器中 ， 一致性原則 ，是指保存在不同級(jí)的存儲(chǔ)器中同一個(gè)數(shù)據(jù)必須有相同的值； 包含性原則是 指保存在內(nèi)層存儲(chǔ)器 （ 靠近 CPU） 中的數(shù)據(jù)一定也被保存在外層存儲(chǔ)器中 ， 即保存在內(nèi)層存儲(chǔ)器中的數(shù)據(jù)只是已保存在外層存儲(chǔ)器中更多數(shù)據(jù)中的一小部分的復(fù)制品 。 答案 : 通過把讀寫速度高，但容量小、存儲(chǔ)的單位成本最高的高速緩沖存儲(chǔ)器（ Cache）與讀寫速度略慢、但容量可以更大、價(jià)格適中的主存儲(chǔ)器，和讀寫速度最慢、但容量可以極大、存儲(chǔ)價(jià)格最低的高速磁盤空間（虛擬存儲(chǔ)器），組合成統(tǒng)一管理與調(diào)度的一體化的存儲(chǔ)器系統(tǒng)，以便達(dá)到高速度、大容量、低價(jià)格的目的，即得到具有更高的運(yùn)行性能 /價(jià)格比的存儲(chǔ)器系統(tǒng)。 10 模擬試題 三、 1．（ 10分）說明多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)是建立在什么原理之上的？解釋什么是多級(jí)結(jié)構(gòu)存儲(chǔ)器系統(tǒng)中的一致性原則和包含性原則？ 建立在程序運(yùn)行的局部性原理之上的 ， 即在一小段時(shí)間內(nèi) ， 運(yùn)行的程序只使用少量的指令和少量的數(shù)據(jù) ， 而這少量的指令和少量的數(shù)據(jù)往往又集中在存儲(chǔ)器的一小片存儲(chǔ)區(qū)域中 ， 指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的比例要大 ，故可以按對(duì)所使用的指令和數(shù)據(jù)的急迫和頻繁程度 ， 將其存入容量 、 速度 、 價(jià)格不同的存儲(chǔ)器中 ， 從而取得更高的性能價(jià)格比 。 12 2022年 1月試題 3．在計(jì)算機(jī)中，為什么要采用多級(jí)結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)？ 答：通過把讀寫速度高，但容量小、存儲(chǔ)的單位成本最高的高速緩沖存儲(chǔ)器（ Cache）與讀寫速度略慢、但容量可以更大、價(jià)格適中的主存儲(chǔ)器，和讀寫速度最慢、但容量可以極大、存儲(chǔ)價(jià)格最低的高速磁盤空間（虛擬存儲(chǔ)器），組合成統(tǒng)一管理與調(diào)度的一體化的存儲(chǔ)器系統(tǒng)，以達(dá)到高速度、大容量、低價(jià)格的目的，即得到具有更高的運(yùn)行性能 /價(jià)格比的存儲(chǔ)器系統(tǒng)。 答案： 主存儲(chǔ)器 高速緩沖存儲(chǔ)器 虛擬存儲(chǔ)器 14 2022年 1月試題 1． 當(dāng)前流行的計(jì)算機(jī)系統(tǒng)中 ， 廣泛采用由三種運(yùn)行原理不同 、 性能差異很大的存儲(chǔ)介質(zhì)來構(gòu)建計(jì)算機(jī)存儲(chǔ)體系 ， 在 CPU與 之間加入了 ， 構(gòu)成由硬件管理的存儲(chǔ)結(jié)構(gòu) ， 在主存與輔存間通過計(jì)算機(jī)硬 、 軟件統(tǒng)一管理與調(diào)度組成 的另一種存儲(chǔ)結(jié)構(gòu) 。 16 主存儲(chǔ)器的功能 ：存放正在運(yùn)行的程序和數(shù)據(jù)。 例如： 60ns?？紤]到線路恢復(fù)的延時(shí)問題，它略大于一次讀寫所用的時(shí)間。一個(gè)存儲(chǔ)字通常由 8個(gè)字節(jié)組成。 地址總線 ：用于選擇主存的一個(gè)單元。數(shù)據(jù)總線的位數(shù)（總線寬度）與總線時(shí)鐘頻率的乘積正比于該總線所支持的最高數(shù)據(jù)傳輸能力 。 主存讀周期 主存寫周期 總線的工作周期 I/O設(shè)備讀周期 I/O設(shè)備寫周期 直接存儲(chǔ)器訪問（ DMA） 總線周期 一個(gè)總線周期 =一次地址時(shí)間 +一次數(shù)據(jù)時(shí)間 20 主存儲(chǔ)器的構(gòu)成 只讀存儲(chǔ)區(qū) ——存儲(chǔ)內(nèi)容固定不變的程序和數(shù)據(jù) 主存儲(chǔ)器 讀寫存儲(chǔ)區(qū) 靜態(tài)存儲(chǔ)器（ SRAM） ——用于實(shí)現(xiàn)高速緩沖存儲(chǔ)器 存儲(chǔ)芯片 動(dòng)態(tài)存儲(chǔ)器（ DRAM） ——用于實(shí)現(xiàn)主存 21 作業(yè)