【正文】 RS觸發(fā)器 基本 RS觸發(fā)器的狀態(tài)僅僅是由 R、 S輸入端的輸入引起的。 在這種情況下，基本 RS觸發(fā)器處于哪種狀態(tài)不確定。 若輸入端 R = 1， S = 0，使觸發(fā)器置為” 0”狀態(tài)。 第 4章 同步時(shí)序邏輯電路 第 4章 同步時(shí)序邏輯電路 若輸入端 R = 0， S = 0，觸發(fā)器保持原來(lái)的狀態(tài)不變。它是構(gòu)成各種觸發(fā)器的基本組成部分。目前廣泛使用的有 4種觸發(fā)器： 1） RS觸發(fā)器， 2） JK觸發(fā)器， 3） D觸發(fā)器， 4） T觸發(fā)器。只有在時(shí)鐘信號(hào)到來(lái)時(shí)，它才翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，直到下一個(gè)時(shí)鐘信號(hào)到來(lái)，再翻轉(zhuǎn)到另一個(gè)狀態(tài)。在任一時(shí)刻，觸發(fā)器只處于“ 0”和“ 1”其中的一種穩(wěn)定狀態(tài)。 第 4章 同步時(shí)序邏輯電路 在同步時(shí)序邏輯電路中，常常采用觸發(fā)器組成存儲(chǔ)電路。 上面介紹的描述同步時(shí)序電路邏輯功能的方法可以互相轉(zhuǎn)換。 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 若有向線(xiàn)段起始點(diǎn)和終止點(diǎn)是同一個(gè)狀態(tài)，說(shuō)明在外部輸入條件下，次態(tài)與現(xiàn)態(tài)相同。圓圈之間用帶箭頭有向線(xiàn)段連接起來(lái) ，表示狀態(tài)的轉(zhuǎn)移方向。 在狀態(tài)圖中， 用圓圈表示一個(gè)狀態(tài) 。當(dāng)有某一外部輸入時(shí)，在時(shí)鐘信號(hào)作用下，電路轉(zhuǎn)移到某個(gè)次態(tài)。因此， Moore型狀態(tài)表將外部輸出單獨(dú)作為一列。 由于 Moore型同步時(shí)序邏輯電路外部輸出僅與同步時(shí)序電路的現(xiàn)態(tài)有關(guān) 。 1） Mealy型同步時(shí)序邏輯電路的狀態(tài)表如表 41 所示。 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 反映同步時(shí)序邏輯電路的外部輸入 x、現(xiàn)態(tài) yi、輸出 Z和次態(tài) y（ n+1）之間對(duì)應(yīng)取值關(guān)系的表格稱(chēng)為狀態(tài)表。 此外還用時(shí)間圖、狀態(tài)響應(yīng)序列等方法表示同步時(shí)序電路的狀態(tài)轉(zhuǎn)移。 狀態(tài)圖采用圖形的方式表達(dá)狀態(tài)轉(zhuǎn)移，因而具有直觀性。 為了表達(dá)同步時(shí)序邏輯電路的輸入、輸出、現(xiàn)態(tài)和次態(tài)之間轉(zhuǎn)移的動(dòng)態(tài)關(guān)系， 需要使用有向圖來(lái)表示同步時(shí)序邏輯電路的動(dòng)態(tài)關(guān)系。 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 同步時(shí)序邏輯電路的描述方法 如前所述， 同步時(shí)序邏輯電路的輸出不僅取決于電路在該時(shí)刻的輸入，還與電路的現(xiàn)態(tài)有關(guān)。因此在異步時(shí)序邏輯電路中， 觸發(fā)器的時(shí)鐘輸入端如果有時(shí)鐘，觸發(fā)器就翻轉(zhuǎn)。 因而，所有觸發(fā)器的翻轉(zhuǎn)都與時(shí)鐘脈沖信號(hào)同步。 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 時(shí)序邏輯電路的結(jié)構(gòu)模型如圖 41所示。 時(shí)序邏輯電路 是： 電路在任何時(shí)刻電路的狀態(tài)和輸出不但取決于該時(shí)刻電路的輸入，還與電路過(guò)去的狀態(tài)有關(guān)。 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 觸發(fā)器 同步時(shí)序邏輯電路的分析 同步時(shí)序邏輯電路的分析方法 同步時(shí)序邏輯電路的分析舉例 2 同步時(shí)序邏輯電路的分析舉例 4 同步時(shí)序邏輯電路的設(shè)計(jì) 建立原始狀態(tài)圖和狀態(tài)表 不完全確定 原始狀態(tài)圖的建立 狀態(tài)化簡(jiǎn) 不完全確定狀態(tài)表的化簡(jiǎn) 狀態(tài)編碼 確定激勵(lì)函數(shù)和輸出函數(shù) 同步時(shí)序邏輯電路的設(shè)計(jì)舉例 第 4章 同步時(shí)序邏輯電路 概述 數(shù)字邏輯電路可以分為兩大類(lèi)： 組合邏輯電路 和時(shí)序邏輯電路。 組合邏輯電路 是：電路在任何時(shí)刻所產(chǎn)生的輸出，僅取決于該時(shí)刻電路的輸入。 時(shí)序邏輯電路可以分為： 同步時(shí)序邏輯電路； 異步時(shí)序邏輯電路； 本章首先介紹時(shí)序邏輯電路的基本概念，然后介紹同步時(shí)序邏輯電路的分析和設(shè)計(jì)方法。 時(shí)序邏輯電路實(shí)例： 外部輸入 外部輸出 內(nèi)部輸入 存儲(chǔ)電路的輸出 時(shí)鐘輸入 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 時(shí)序邏輯電路的工作過(guò)程：理解時(shí)序邏輯電路 外部輸入、外部輸入、時(shí)序邏輯電路的狀態(tài)、內(nèi)部輸入的 概念 Z 現(xiàn)態(tài) 次態(tài) 現(xiàn)態(tài) 次態(tài) 1 1 0 0 1 0 0 1 0 0 1 1 0 0 0 0 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 時(shí)序邏輯電路分為： 同步時(shí)序邏輯電路； 異步時(shí)序邏輯電路； 最重要的不同特點(diǎn)： 在同步時(shí)序邏輯電路中， 存儲(chǔ)電路中所有觸發(fā)器的時(shí)鐘輸入端都接于同一個(gè)時(shí)鐘脈沖。 在異步時(shí)序邏輯電路中，沒(méi)有統(tǒng)一的時(shí)鐘脈沖。如果觸發(fā)器的時(shí)鐘輸入端如果沒(méi)有時(shí)鐘，觸發(fā)器就不翻轉(zhuǎn)。因而，用輸入和輸出取值關(guān)系的真值表來(lái)描述它的邏輯功能是不夠。這種有向圖稱(chēng)為狀態(tài)轉(zhuǎn)移圖，簡(jiǎn)稱(chēng)狀態(tài)圖。 另外還使用表格來(lái)表示同步時(shí)序邏輯電路的動(dòng)態(tài)關(guān)系，這種表格稱(chēng)為狀態(tài)轉(zhuǎn)移表，簡(jiǎn)稱(chēng)狀態(tài)表。 下面介紹同步時(shí)序邏輯電路的描述方法。 由于有兩種類(lèi)型的同步時(shí)序邏輯電路，因此狀態(tài)表也有兩種形式：一種稱(chēng)為 Mealy型同步時(shí)序邏輯電路的狀態(tài)表； 另一種稱(chēng)為 Moore型同步時(shí)序邏輯電路的狀態(tài)表。 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 2） Moore型同步時(shí)序電路的狀態(tài)表如表 42所示。 Moore同步時(shí)序邏輯電路的某一個(gè)現(xiàn)態(tài)對(duì)應(yīng)一個(gè)外部輸出。 狀態(tài)表表達(dá)的含義是： 同步時(shí)序電路處于某一現(xiàn)態(tài)，這一現(xiàn)態(tài)有一個(gè)外部輸出。 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 另一種反映同步時(shí)序邏輯電路的外部輸入 x、現(xiàn)態(tài) yi、輸出Z和次態(tài) y（ n+1） 之間對(duì)應(yīng)取值關(guān)系的圖形稱(chēng)為狀態(tài)圖。 圓圈內(nèi)用字母或數(shù)字表示某個(gè)狀態(tài)的名字。 有向線(xiàn)段 起始點(diǎn)連接的圓圈是現(xiàn)態(tài) ， 終止點(diǎn)箭頭連接的圓圈是次態(tài)。 第 4章 同步時(shí)序邏輯電路 時(shí)序邏輯電路的結(jié)構(gòu)模型與分類(lèi) 時(shí)間圖也稱(chēng)為時(shí)序邏輯電路的 波形圖 波形圖 使用 電路的波形描述同步時(shí)序邏輯電路的外部輸入 x、現(xiàn)態(tài) yi、輸出 Z和次態(tài) y（ n+1） 之間的對(duì)應(yīng)取值關(guān)系。在介紹同步時(shí)序邏輯電路的分析和設(shè)計(jì)方法時(shí)，將具體講述以上描述方法的應(yīng)用。觸發(fā)器是具有保存“ 0”和“ 1”兩種穩(wěn)定狀態(tài)的電路。當(dāng)觸發(fā)器處于某一個(gè)穩(wěn)定狀態(tài)時(shí)，它能長(zhǎng)期保持該穩(wěn)定狀態(tài)。 觸發(fā)器是存儲(chǔ)一位二進(jìn)制數(shù)的理想器件，被廣泛用于同步時(shí)序邏輯電路中。 第 4章 同步時(shí)序邏輯電路 RS觸發(fā)器 RS觸發(fā)器 基本 RS觸發(fā)器是直接“復(fù)位 置位”觸發(fā)器，也稱(chēng)為鎖存器。 基本 RS觸發(fā)器可以由兩個(gè)“或非”門(mén)交叉耦合組成，也可以由兩個(gè)“與非”門(mén)交叉耦合組成，如圖 45和圖 46所示。 若輸入端 R = 0， S = 1，使觸發(fā)器置為“ 1”狀態(tài)。 不允許出現(xiàn)輸入端 R = S = 1。由“或非”門(mén)組成的基本 RS觸發(fā)器，輸入與輸出之間的邏輯關(guān)系如表 43所示。在實(shí)際應(yīng)用中，往往要求觸發(fā)器的翻轉(zhuǎn)的狀態(tài)按一定時(shí)間節(jié)拍進(jìn)行。在沒(méi)有時(shí)鐘信號(hào)到來(lái)時(shí)，無(wú)論 R、 S輸入端怎么變化，觸發(fā)器的狀態(tài)保持不變。但是，由于時(shí)鐘信號(hào)具有一定寬度，在時(shí)鐘信號(hào)有效期間，如果輸入信號(hào)發(fā)生變化，觸發(fā)器狀態(tài)會(huì)跟著發(fā)生變化，從而在一次時(shí)鐘信號(hào)有效期間，可能引起觸發(fā)器多次狀態(tài)翻轉(zhuǎn)，這種現(xiàn)象稱(chēng)為空翻。 解決空翻問(wèn)題的根本途徑是改進(jìn) RS觸發(fā)器的電路結(jié)構(gòu)。 第 4章 同步時(shí)序邏輯電路 D觸發(fā)器 時(shí)鐘控制 RS觸發(fā)器在時(shí)鐘信號(hào)作用期間，當(dāng) R和 S的輸入端同時(shí)為“ 1”時(shí)，觸發(fā)器會(huì)出現(xiàn)狀態(tài)不確定現(xiàn)象。如