【正文】 稱(chēng)值）。3．比較CMOS和TTL與非門(mén)的電壓傳輸特性，分析它們的特點(diǎn)。六．實(shí)驗(yàn)報(bào)告1．整理實(shí)驗(yàn)數(shù)據(jù)，繪出實(shí)驗(yàn)曲線和波形。（2）取UDD=5V重復(fù)上面（1）內(nèi)容。按圖23（b）接線，測(cè)量URO，計(jì)算IOL，記錄之。4．測(cè)量拉電流負(fù)載能力IOH及灌電流負(fù)載能力IOL。按圖22（b）接線，測(cè)量IOH，計(jì)算POH，記錄之。1．驗(yàn)證CD4011的邏輯功能參考實(shí)驗(yàn)一有關(guān)部分，記錄測(cè)試結(jié)果。四．實(shí)驗(yàn)設(shè)備及器件1．ETL系列電子技術(shù)實(shí)驗(yàn)臺(tái)或EEL系列數(shù)字電子技術(shù)實(shí)驗(yàn)箱 2．示波器3．直流電壓表、毫安表 4．?dāng)?shù)字直流毫安表5．CMOS 2輸入四與非門(mén)CD40111五．實(shí)驗(yàn)內(nèi)容取UDD=+12V，USS接地。（7）電烙鐵和測(cè)試儀器外殼必須良好接地。（6）除三態(tài)器件外，一般不允許幾個(gè)器件輸出端并接使用。（b）工作速度不高的電路中，允許與有用輸入端并聯(lián)使用。 （4）閑置輸入端一律不準(zhǔn)懸空，輸入端懸空不僅會(huì)造成邏輯混亂，而且容易損壞器件。工作在不同電源電壓下的器件，其輸出阻抗、工作速度和功耗也會(huì)不同，在設(shè)計(jì)、使用中應(yīng)引起注意。 （5）平均傳輸延遲時(shí)間tpd圖 24由于CMOS電路的平均傳輸延遲時(shí)間遠(yuǎn)大于TTL，所以通?？梢杂檬静ㄆ髦苯舆M(jìn)行測(cè)量，圖25（a）為測(cè)量電路，輸入f≥100KHz方波信號(hào)，通過(guò)隔離門(mén)Ⅰ和延遲電容C加到被測(cè)門(mén)Ⅱ的輸入端，門(mén)Ⅱ的輸入、輸出波形同時(shí)送到雙蹤示波器的YA、YB輸入端，由示波器可直接讀出tpdL、tpdH，如圖25（b）所示，則 tpd=（tpdL+tpdH）/2CMOS與非門(mén)CD4011的主要參數(shù)規(guī)范（UDD=10V）圖25 (b)圖25 (a)圖25 (a)圖25 (a)a．靜態(tài)電源電流≤5μAb．輸出低電平 c．輸出高電平 d．輸出驅(qū)動(dòng)電流 IOL300＞μbA IOH＞300μAe．最大允許電壓 18Vf．最小允許電壓 3Vg．輸出延遲時(shí)間 tPH 300~150ns tPL 300~150nsh．輸入電容 5PF圖 25 (a) 3．CMOS電路使用注意事項(xiàng)：（1）UDD接電源正極，USS接電源負(fù)極（通常接地），電源絕對(duì)不容許反接。此時(shí)： IOL=URO/RO（4）電壓傳輸特性CMOS門(mén)電路電壓傳輸特性的測(cè)量方法類(lèi)似于TTL門(mén)電路。（3）拉電流和灌電流負(fù)載能力（a）圖23（a）所示電路中，輸入端接低電平，輸出端接拉電流負(fù)載RL，調(diào)節(jié)RL。圖22 (b)圖22 (a) （2）輸出高、低電壓UOH和UOL圖23 (a)圖23 (b)輸出高、低電平通常是指在輸出端不帶任何負(fù)載的情況下測(cè)量的。2．CMOS與非門(mén)的主要參數(shù)CMOS與非門(mén)主要參數(shù)的定義及測(cè)試方法與TTL相仿，簡(jiǎn)述如下：（1）靜態(tài)功耗PD導(dǎo)通功耗PDL=IDLUDD截止功耗PDH=IDHUDD測(cè)試電路如圖22（a）、（b）所示。其內(nèi)部邏輯圖及引腳排列如圖21（a）、（b）所示。它具有功耗低、電源電壓范圍廣、輸出邏輯電平擺幅大、噪聲容限高、輸入阻抗高、制造工藝簡(jiǎn)單、可靠性高等優(yōu)點(diǎn)。2．學(xué)習(xí)CMOS集成門(mén)電路主要參數(shù)的測(cè)試方法。2．列出各實(shí)驗(yàn)內(nèi)容的測(cè)試表格。3．畫(huà)出實(shí)測(cè)電壓傳輸特性曲線，并從中讀出各有關(guān)參數(shù)值。表13UI(V)0…Uo(V)六．實(shí)驗(yàn)報(bào)告1．記錄和整理實(shí)驗(yàn)結(jié)果。（5）平均傳輸延遲時(shí)間tpd按電路圖15接線，將示波器的掃描速度調(diào)到底，處于最大速度，觀測(cè)門(mén)電路輸出腳的波形，并測(cè)量波形的周期。調(diào)節(jié)電位器，使電壓表的數(shù)字慢慢從低到高，測(cè)量此時(shí)的IOLM，計(jì)算NO ，記入表12中。（2）低電平輸入電流IIL按圖13（a）接線，測(cè)試結(jié)果記入表12中。改變輸入端A、B、C、D的邏輯電平，逐個(gè)測(cè)試集成塊中的兩個(gè)門(mén)，測(cè)試結(jié)果記入表11中。四．實(shí)驗(yàn)設(shè)備與器件1．ETL系列電子技術(shù)實(shí)驗(yàn)臺(tái)或EEL系列數(shù)字電子技術(shù)實(shí)驗(yàn)箱2．示波器3．直流電壓表、毫安表4．4輸入雙與非門(mén)74LS202五．實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)前仔細(xì)檢查集成塊的標(biāo)志和在實(shí)驗(yàn)臺(tái)上的位置，特別是電源極性不得接反。（4）輸出端不允許直接接+5V電源或直接接地，否則將導(dǎo)致器件損壞。(b) 直接接入U(xiǎn)CC或串入一適當(dāng)阻值的電阻（1～10KΩ）接入U(xiǎn)CC。電源絕對(duì)不允許接錯(cuò)。（需用50～100MHz的示波器或頻率計(jì)進(jìn)行測(cè)量）圖184輸入雙與非門(mén)74LS20的主要參數(shù)規(guī)范如表12所示：表12參數(shù)名稱(chēng)符號(hào)規(guī)范值單位測(cè)試條件導(dǎo)通電流ICCL≤14mAUcc=,輸入端空載，輸出端空載截止電流ICCH≤7mAUcc=,輸入端接地，輸出端空載低電平輸入電流IIL≤mAUcc=,被測(cè)輸入端接地，其它輸入端懸空，輸出端空載高電平輸入電流IIH≤50μAUcc=,被測(cè)輸入端UIH=，其它輸入端接地，輸出端空載輸出高電平UOH≥VUcc=,被測(cè)輸入端UIL=，其它輸入端懸空，輸出端IOH=400μA輸出低電平UOL≤VUcc=,輸入端UOH=，輸出端IOL=扇出系數(shù)NO≥8同UOH 和UOL平均傳遞延遲時(shí)間tpd30nsUcc=5V,輸入端輸入信號(hào)UIN=3V，f=2MHz，tv、tf=10～15ns3．TTL集成電路使用注意事項(xiàng)（以TTL與非門(mén)為例）（1）接插集成塊時(shí)，要認(rèn)清定位標(biāo)記，不得插反。tpd的測(cè)試方法如圖18所示，此時(shí)與非門(mén)作為非門(mén)使用，它的輸出信號(hào)與輸入信號(hào)是反相的，將三個(gè)門(mén)（奇數(shù)個(gè)門(mén)）首尾相接構(gòu)成一個(gè)環(huán)形振蕩器。圖16圖15（5）平均傳輸延遲時(shí)間tpd圖17tpd是衡量門(mén)電路開(kāi)關(guān)速度的參數(shù)，如圖17所示。它是門(mén)電路的重要特性之一，通過(guò)它可以知道與非門(mén)的一些重要參數(shù)，如輸出高電平UOH、輸出低電平UOL、關(guān)門(mén)電平UoFF、開(kāi)門(mén)電平UoN、閥值電平UT及抗干擾容限UNL、UNH等。 高電平扇出系數(shù)NOH通常IIHIIL ∴NOHNOL,故常以NOL作為門(mén)的扇出系數(shù)。圖13 (b)圖13 (a)（3）扇出系數(shù)NO圖14扇出系數(shù)是指門(mén)電路能驅(qū)動(dòng)同類(lèi)門(mén)的個(gè)數(shù)，是衡量門(mén)電路負(fù)載能力的一個(gè)參數(shù)，TTL與非門(mén)有兩種不同性質(zhì)的負(fù)載：灌電流負(fù)載和拉電流負(fù)載，因此有兩種扇出系數(shù)：低電平扇出系數(shù)NOL、高電平扇出系數(shù)NOH。IIH是指被測(cè)輸入端接高電平，其余輸入端接地，流入被測(cè)輸入端的電流，如圖13（b）所示，在多級(jí)門(mén)電路中它相當(dāng)于前級(jí)門(mén)輸出高電平時(shí)，前級(jí)門(mén)的拉電流負(fù)載，它的大小關(guān)系到前級(jí)門(mén)的拉電流負(fù)載能力，因此希望IIH小些。導(dǎo)通功耗：PCCL=ICCLUCC截止功耗：PCCH=ICCHUCC由于ICCL較大，一般手冊(cè)中給出的功耗是指PCCL。測(cè)試電路如圖12(a)、（b）所示。 表11輸入輸出AnBnCnDnF1F211110111101111011110（1）導(dǎo)通電源電流ICCL與截止電源電流ICCH圖12（b）圖12（a）與非門(mén)在不同的工作狀態(tài)，電源提供的電流是不同的，ICCL是指輸出端空載，所有輸入端全部懸空，與非門(mén)處于導(dǎo)通狀態(tài)，電源提供器件的電流。門(mén)的輸出端接電平指示器，發(fā)光管亮為邏輯“1”，不亮為邏輯“0”。（即有“0”得“1”，全“1”得“0”。74LS20內(nèi)部邏輯圖及引腳排列如圖11(a)、（b）所示。2．學(xué)會(huì)TTL門(mén)電路邏輯功能的測(cè)試方法。實(shí)驗(yàn)一 TTL集成邏輯門(mén)電路的參數(shù)的測(cè)試一．預(yù)習(xí)要求1．預(yù)習(xí)TTL與非門(mén)有關(guān)內(nèi)容，閱讀TTL電路使用規(guī)則。2．與非門(mén)的功耗與工作頻率和外接負(fù)載情況有關(guān)嗎？為什么？3．測(cè)量扇出系數(shù)的原理是什么？為什么一個(gè)門(mén)的扇出系數(shù)僅由輸出低電平的扇出系書(shū)來(lái)決定？4．為什么TTL與非門(mén)的輸入引腳懸空相當(dāng)于接高電平？5．TTL門(mén)電路的閑置輸入端如何處理？二．實(shí)驗(yàn)?zāi)康?．掌握TTL集成與非門(mén)的主要參數(shù)、特性的意義及測(cè)試方法。三．實(shí)驗(yàn)原理TTL集成與非門(mén)是數(shù)字電路中廣泛使用的一種邏輯門(mén)，本實(shí)驗(yàn)采用4輸入雙與非門(mén)74LS20，在一片集成塊內(nèi)含有兩個(gè)互相獨(dú)立的與非門(mén)，每個(gè)與非門(mén)有四個(gè)輸入端。 圖11（a）與非門(mén)的邏輯功能是：當(dāng)輸入端有一個(gè)或一個(gè)以上的低電平時(shí)，輸出端為高電平；只有輸入端全部為高電平時(shí)，輸出端才是低電平。）圖11（b） 對(duì)與非門(mén)進(jìn)行測(cè)試時(shí)，門(mén)的輸入端接數(shù)據(jù)開(kāi)關(guān)，開(kāi)關(guān)向上為邏輯“1”，向下為邏輯“0”。基本測(cè)試方法是按真值表逐項(xiàng)測(cè)試，但有時(shí)按真值表逐項(xiàng)進(jìn)行測(cè)試似嫌多余，對(duì)于有四個(gè)輸入端的與非門(mén)，它有十六個(gè)最小項(xiàng)，實(shí)際上只要按表11所示的五項(xiàng)進(jìn)行測(cè)試，便可以判斷此門(mén)的邏輯功能是否正常。ICCH是指輸出端空載，輸入端接地，與非門(mén)處于截止?fàn)顟B(tài)，電源提供器件的電流。通常ICCLICCH，它們的大小標(biāo)志著與非門(mén)在靜態(tài)情況下的功耗大小。（2）低電平輸入電流IIL與高電平輸入電流IIHIIL是指被測(cè)輸入端接地，其余輸入端懸空，流出被測(cè)輸入端的電流，如圖13（a）所示，在多級(jí)門(mén)電路中它相當(dāng)于前級(jí)門(mén)輸出低電平時(shí)，后級(jí)向前級(jí)門(mén)灌入的電流，因此它的大小關(guān)系到前級(jí)門(mén)的灌電流負(fù)載能力，因此希望IIL小些。由于IIH較小，難以測(cè)量，所以一般免于測(cè)試此項(xiàng)內(nèi)容。低電平扇出系數(shù)NOL測(cè)試電路如圖14所示，門(mén)的輸入端全部懸空，輸出端接灌電流負(fù)載，調(diào)節(jié)RW使IOL增大，UOL隨之增高，當(dāng)UOL達(dá)到UOLM()時(shí)的IOL就是允許灌入的最大負(fù)載電流IOLM，則 NOL= NOL的大小主要受輸出低電平時(shí)，輸出端允許灌入的最大負(fù)載電流IOLM的限制，如灌入的負(fù)載電流超出該值，輸出低電平將顯著升高，以致造成下級(jí)門(mén)電路的誤動(dòng)作。（4）電壓傳輸特性與非門(mén)的輸出電壓UO隨輸入電壓UI而變化的曲線UO=f(UI)稱(chēng)為電壓傳輸特性，如圖15所示。電壓傳遞特性的測(cè)試方法很多，最簡(jiǎn)單的方法是逐點(diǎn)測(cè)試法，測(cè)試電路如圖16所示，調(diào)節(jié)電位器RW，逐點(diǎn)測(cè)出輸入電壓UI及輸出電壓Uo，繪成曲線。門(mén)電路的導(dǎo)通延遲時(shí)間為tpdL,截止延遲時(shí)間為tpdH,則平均時(shí)間tpd=（tpdL+tpdH）。由分析可知，這個(gè)電路的振蕩周期T與門(mén)的平均延遲時(shí)間tpd的關(guān)系為tpd=，用示波器或頻率計(jì)測(cè)出振蕩波形uo的周期，則可求出tpd值。（2）電源電壓使用范圍+～+，實(shí)驗(yàn)中要求使用UCC=+5V。（3）閑置輸入端處理方法：(a) 懸空，相當(dāng)于正邏輯“1”，對(duì)一般小規(guī)模電路的輸入端，實(shí)驗(yàn)時(shí)允許懸空處理，但是輸入端懸空，易受外界干擾，破壞電路邏輯功能，對(duì)于中規(guī)模以上電路或較復(fù)雜的電路，不允許懸空。(c) 若前級(jí)驅(qū)動(dòng)能力允許，可以與有用的輸入端并聯(lián)使用。（5）除集電極開(kāi)路輸出器件和三態(tài)輸出器件外，不允許幾個(gè)TTL器件輸出端并聯(lián)使用，否則不僅會(huì)使電路邏輯功能混亂，并會(huì)導(dǎo)致器件損壞。1．驗(yàn)證TTL集成與非門(mén)74LS20的邏輯功能取任一個(gè)與非門(mén)連接實(shí)驗(yàn)電路，按其管腳排列圖接線，輸入端5分別接數(shù)據(jù)開(kāi)關(guān)A、B、C、D，輸出端6接電平指示器及數(shù)字電壓表。2．74LS20主要參數(shù)的測(cè)試（1）導(dǎo)通電源電流ICCL和截止電源電流ICCH按圖12（a）、（b）電路接線，把毫安表接在5伏電源和14引腳之間，注意電流表的量程，將測(cè)試結(jié)果記入表12中。 （3）扇出系數(shù)NO按圖14電路接線，把毫安表接在電位器和6引腳之間，注意電流表的量程，電壓表接在第6腳和接地之間，注意電壓表的量程。表12ICCL(mA)ICCH(mA)IIL(uA)IOL(mA)NO=Tpd=(ns)（4）電壓傳輸特性按圖15電路接線，把電壓表接在電位器和第1引腳與地之間，注意電壓表的量程，將另一個(gè)電壓表接在第6引腳和地之間，注意電壓表的量程 ，調(diào)節(jié)電位器，使輸入電壓表的數(shù)字慢慢從低到高，逐點(diǎn)測(cè)量UI和UO的對(duì)應(yīng)值，記入表13中。觀察不到波形時(shí)可以將示波器的“掃描速度倍程開(kāi)關(guān)”壓下或拉出。2．把測(cè)得的74LS20與非門(mén)各參數(shù)與它的規(guī)范值進(jìn)行比較。 實(shí)驗(yàn)二 CMOS集成邏輯門(mén)的參數(shù)測(cè)定 一．預(yù)習(xí)要求1．預(yù)習(xí)CMOS與非門(mén)有關(guān)內(nèi)容，閱讀CMOS使用規(guī)則。3．比較CMOS組件與TTL組件有哪些特點(diǎn)？在什么場(chǎng)合下選用CMOS組件？4．CMOS組件電源電壓變化對(duì)其工作性能有何影響？5．CMOS組件對(duì)輸入信號(hào)有什么要求？6．CMOS與非門(mén)的閑置輸入端應(yīng)如何處理？二．實(shí)驗(yàn)?zāi)康?．了解CMOS集成門(mén)電路的基本性能和使用方法。三．實(shí)驗(yàn)原理CMOS邏輯門(mén)電路由NMOS和PMOS管組成。本實(shí)驗(yàn)所用CMOS與非門(mén)型號(hào)為CD4011，是2輸入四與非門(mén)。圖21 (b)圖21 (a) 1．CMO