【正文】 圖 101 是用四只 D 觸發(fā)器構(gòu)成的四位二進(jìn)制異步加法計(jì)數(shù)器，它的連接特點(diǎn)是將每只 D 觸發(fā)器接成 T， 觸發(fā)器，再由低位觸發(fā)器的 Q 端和高一位的 CP 端相連接。目前，無論是 TTL 還是 CMOS 集成電路，都有品種較齊全的中規(guī)模集成計(jì)數(shù)電路。根據(jù)計(jì)數(shù)的增減趨勢，又分為加法、減法和可逆計(jì)數(shù)器。按構(gòu)成計(jì)數(shù)器中的各觸發(fā)器是否使用一個(gè)時(shí)鐘脈沖源來分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器。 4．利用普通的機(jī)械開關(guān)組成的數(shù)據(jù)開關(guān)所產(chǎn)生的信號是否可作為觸發(fā)器的時(shí)鐘脈沖信號？為什么？是否可以用作觸發(fā)器的其它輸入端的信號？又是為什么？ 電子技術(shù)論壇 電子發(fā)燒友 8 實(shí)驗(yàn)十 計(jì)數(shù)器及其應(yīng)用 一、實(shí)驗(yàn)?zāi)康? 1．學(xué)習(xí)用集成觸發(fā)器構(gòu)成計(jì)數(shù)器的方法 2．掌握中規(guī)模集成計(jì)數(shù)器的使用方法及功能測試方 法 3．運(yùn)用集成計(jì)數(shù)器構(gòu)成 1/N 分頻器 二、實(shí)驗(yàn)原理 計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可用來計(jì)脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其它特定的邏輯功能。 2．總結(jié)觀察到的波形，說明觸發(fā)器的觸發(fā)方式。 圖 97 由雙 JK觸發(fā)器組成的單發(fā)脈沖發(fā)生器 電子技術(shù)論壇 電子發(fā)燒友 7 五、實(shí)驗(yàn)預(yù)習(xí)要求 1．復(fù)習(xí)有關(guān)觸發(fā)器內(nèi)容 2．列出 各觸發(fā)器功能測試表格 3．按實(shí)驗(yàn)內(nèi)容四 (4)，四 (5)的要求設(shè)計(jì)線路，擬定實(shí)驗(yàn)方案。 試問：能實(shí)現(xiàn)單發(fā)脈沖輸出的原理是什么？并請擬定實(shí)驗(yàn)觀察方案。只要手控脈沖送出一個(gè)脈沖（高電平一次或低電平一次）。 表 96 D CP Qn+1 Qn =0 Qn =1 0 0→ 1 1→ 0 1 0→ 1 1→ 0 5． 單發(fā)脈沖發(fā)生器 用 74LS74 型雙 D 觸發(fā)器，設(shè)計(jì)一個(gè)單發(fā)脈沖發(fā)生器的實(shí)驗(yàn)線路。 4．設(shè)計(jì)一個(gè)乒乓球練習(xí)電路并進(jìn)行實(shí)驗(yàn) 電路功能要求：模擬二名運(yùn)動員在練球時(shí)，乒乓球能往返運(yùn)轉(zhuǎn)。 （ 3）將 D 觸發(fā)器的 Q 端與 D 端相連接，構(gòu)成 T， 觸發(fā)器。 3．測試雙 D 觸發(fā)器 74LS74 的邏輯功能 （ 1）測試 RD、 SD 的復(fù)位、置位功能 測試方法同實(shí)驗(yàn)內(nèi)容 1），自擬表格記錄。 在 CP 端輸入 1HZ 連續(xù)脈沖，用實(shí)驗(yàn)箱上的邏輯筆觀察 Q 端的變化。 （ 2）測試 JK觸發(fā)器的邏輯功能 按表 95 的要求改變 J、 K、 CP 端狀態(tài)，觀察 Q、 Q 狀態(tài)變化，觀察觸發(fā)器狀態(tài)更新是否發(fā)生在 CP 脈沖的下降沿（即 CP 由 1→ 0），記錄之。要求改變 RD， SD（ J、 K、 CP 處于任意狀態(tài)），并在 RD =0（ SD=1）或 SD=0（ RD=1）作用期間任意改變 J、 K 及 CP 的狀態(tài)，觀察 Q、 Q 狀態(tài)。 圖 95 D 轉(zhuǎn)成 T， 圖 96 JK 轉(zhuǎn)成 D 三、實(shí)驗(yàn)設(shè)備與器件 1． +5V 直流電源 2．雙蹤示波器 3．連續(xù)脈沖源 4．單次脈沖源 5．邏輯電平開關(guān) 6． 01 指示器 7． 74LS112（或 CC4027） 74LS00（或 CC4011） 74LS74（或 CC4013） 四、實(shí)驗(yàn)內(nèi)容 1．測試基本 RS 觸發(fā)器的邏輯功能 按圖 91，用兩個(gè)與非門組成基本 RS 觸發(fā)器，輸入端 R， S 接邏輯開關(guān)的輸出插口，輸出端 Q、 Q 接邏輯電平顯示輸入插口，按表 94 的要求測試，記錄之。如圖 95 所示。在 T， 觸發(fā)器的 CP 端每來一個(gè) CP 脈沖信號，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次，故稱之為反轉(zhuǎn)觸發(fā)器，廣泛用于計(jì)數(shù)電路中。 圖 93 74LS74 引腳排列及邏輯符號 由功能表可見，當(dāng) T=0 時(shí)，時(shí)鐘脈沖作用后，其狀態(tài)保持不變；當(dāng) T=1 時(shí)，時(shí)鐘脈沖作用后，觸發(fā)器狀態(tài)翻轉(zhuǎn)。例如將 JK 觸發(fā)器的 J、 K 兩端連在一起，并認(rèn)它為 T端，就得到所需的 T 觸發(fā)器。 表 91 輸 入 輸 出 SD RD CP J K Qn+1 Qn+1 0 1 1 0 1 0 0 1 0 0 φ φ 1 1 ↓ 0 0 Qn Qn 1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 Qn Qn 電子技術(shù)論壇 電子發(fā)燒友 3 1 1 ↑ Qn Qn 注： —— 任意態(tài)；↓ —— 高到低電平跳變 Qn（ Qn） —— 現(xiàn)態(tài)； Qn+1（ Qn+1） —— 次態(tài) φ —— 不定態(tài) 4． 觸發(fā)器之間的相互轉(zhuǎn)換 表 92 表 93 輸 入 輸 出 SD RD CP D Qn+1 Qn+1 0 1 1 0 1 0 0 1 0 0 φ φ 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 1 1 ↓ Qn Qn 在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。圖 93 為雙 D74LS74 的引腳排 列和邏輯符號。有很多種型號可供各種用途的需要而選用。 CC4027 是 CMOS 雙 JK觸發(fā)器，其功能與 74LS112 相同，但采用上升沿觸發(fā)， R、 S端 為高電平有效。 后沿觸發(fā) JK觸發(fā)器的功能表如表 91 所示。 Q 與 Q 為兩個(gè)互補(bǔ)輸出端。引腳功能及邏輯符號如圖 92 所示。 圖 91 基本 RS 觸發(fā)器 2． JK觸發(fā)器 在輸入信號為雙端的情況下， JK觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。通常稱 S 為置“ 1”端，因?yàn)?S=0 時(shí)觸發(fā)器被置“ 1”； R 為置“ 0”端，因?yàn)?R=0 時(shí)觸發(fā)器被置“ 0”，當(dāng)S=R=1 時(shí)狀態(tài)保持。 1．基本 RS 觸發(fā)器 圖 91 為由兩個(gè)與非門交叉耦合構(gòu)成的基本 RS 觸發(fā)器，它是無時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器。 3． 熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法。 電子技術(shù)論壇 電子發(fā)燒友 1 實(shí)驗(yàn)九 觸發(fā)器及其應(yīng)用 一、實(shí)驗(yàn)?zāi)康? 1． 掌握基本 RS、 JK、 D 和 T 觸發(fā)器的邏輯功能。 2． 掌握集成觸發(fā)器的使用方法和邏輯功能的測試方法。 二、實(shí)驗(yàn)原理 觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“ 1”和“ 0”，在一定的外界信號作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。 基本 RS 觸發(fā)器具有置“ 0”、置“ 1”和“保持”三種功能。 基本 RS 觸發(fā)器也可以用兩個(gè)“或非門”組成，此時(shí)為高電平觸發(fā)有效。本實(shí)驗(yàn)采用 74LS112 雙 JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。 電子技術(shù)論壇 電子發(fā)燒友 2 圖 92 74LS112 雙 JK觸發(fā)器引腳功能及邏輯符號 JK觸發(fā)器的狀態(tài)方程為 Qn+1=JQn+KQn J 和 K 是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若 J、 K 有兩個(gè)或兩個(gè)以上輸入端時(shí)，組成“與”的關(guān)系 。通常把 Q=0、 Q=1 的狀態(tài)定為觸發(fā)器“ 0”狀態(tài)；而把 Q=1， Q=0 定為“ 1”狀態(tài)。 JK觸發(fā)器常被用作緩沖存儲器，移位寄存器和計(jì)數(shù)器。 3． D 觸發(fā)器 在輸入信號為單端的情況下， D 觸發(fā)器用起來最為方便，其狀態(tài)方程為 Qn+1=Dn 其輸出狀態(tài)的更新發(fā)生在 CP 脈沖的上升沿，故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)的只取決于時(shí)鐘到來前 D 端的狀態(tài)， D 觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號的寄存，移位寄存，分頻和波形發(fā)生等。如雙 D（ 74LS74，CC4013），四 D（ 74LS175， CC4042），六 D（ 74LS174 CC14174），八 D（ 74LS374）等。其功能表如表 92。但可以利用轉(zhuǎn)換的方法獲得具有其它功能的觸發(fā)器。如圖 94（ a）所示，其狀態(tài)方程為 Qn+1=TQn+TQn T 觸發(fā)器的功能表如表 93 所示。所以，若將 T 觸發(fā)器的 T 端置 1，如圖 94（ b）所示，即得 T，觸發(fā)器。 輸 入 輸 出 RD SD CP T Qn+1 0 1 0 1 0 1 1 1 ↓ 0 Qn 1 1 ↓ 1 Qn 電子技術(shù)論壇 電子發(fā)燒友 4 （ a） T 觸發(fā)器 （ b） T， 觸發(fā)器 圖 94 JK 觸發(fā)器轉(zhuǎn)換為 T、 T， 觸發(fā)器 同樣，若 將 D 觸發(fā)器的 Q 端與 D 端相連，便轉(zhuǎn)換成 T， 觸發(fā)器。 JK觸發(fā)器也可轉(zhuǎn)換為 D 觸發(fā)器，如圖 96 所示。 2．測試雙 JK觸發(fā)器 74LS112 邏輯功能 （ 1）測試 RD、 SD 的復(fù)位、置位功能 表 94 R S Q Q 1 1→ 0 電子技術(shù)論壇 電子發(fā)燒友 5 0→ 1 1→ 0 1 0→ 1 0 0 任取一只 JK觸發(fā)器， RD、 SD、 J、 K 端接邏輯開關(guān)輸出插口， CP 端接單次脈沖源， Q、Q 端接至邏輯電平顯示輸入插口。自擬表格并記錄之。 （ 3）將 JK觸發(fā)器的 J、 K 端連在一起，構(gòu)成 T 觸發(fā)器。 在 CP 端輸入 1KHZ 連續(xù)脈沖，用雙蹤示波器觀察 CP、 Q、 Q 端波形，注意相位與時(shí)間的關(guān)系，描繪之。 （ 2）測試 D 觸發(fā)器的邏輯功能 按表 96 要求進(jìn)行測試，并觀察觸發(fā)器狀態(tài)更新是否發(fā)生在 CP 脈沖的上升沿（即由 0→ 1），記錄之。 表 95 J K CP Qn+1 Qn =0 Qn =1 0 0 0→ 1 1→ 0 0 1 0→ 1 1→ 0 1 0 0→ 1 1→ 0 1 1 0→ 1 電子技術(shù)論壇 電子發(fā)燒友 6 1→ 0 測試方法同實(shí)驗(yàn)內(nèi)容 3），記錄之。（提示：采用雙 D 觸發(fā)器 74LS74，兩個(gè) CP 端的觸發(fā)脈沖分別由兩名運(yùn)動員操作，兩觸發(fā)器的輸出狀態(tài)用邏輯電平顯示器顯示）。要求將頻率為 1KHZ的信號脈沖和手控觸發(fā)脈沖分別作為兩個(gè)觸發(fā)器的 CP 脈沖輸入。單發(fā)脈沖發(fā)生器就送出一個(gè)脈沖，該脈沖與手控觸發(fā)脈沖的時(shí)間長短無關(guān)。圖 97 是用雙 JK觸發(fā)器組成的單發(fā)脈沖發(fā)生器，以供設(shè)計(jì)時(shí)參考。 六、實(shí)驗(yàn)報(bào)告 1．列出整理各類觸發(fā)器的邏輯功能。 3．體會觸發(fā)器的應(yīng)用。 計(jì)數(shù)器種類很多。根據(jù)計(jì)數(shù)制的不同，分為二進(jìn)制計(jì)數(shù)器，十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。還有可預(yù)置數(shù)和可編程序功能計(jì)數(shù)器等等。使 用者只要借助于器件手冊提供的功能表和工作波形圖以及引出端的排列，就能正確地運(yùn)用這些器件。 若將圖 101 稍加改動，即將低位觸發(fā)器的 Q 端與高一位的 CP 端相連接，即構(gòu)成了一個(gè) 4 位二進(jìn)制減法計(jì)數(shù)器。 圖 102 74LS192 引腳排列及邏輯符號 圖中 LD—— 置數(shù)端； CPu—— 加計(jì)數(shù)端； CPD—— 減計(jì)數(shù)端； CO—— 非同步進(jìn)位輸出端； BO—— 非同步借位輸出端； DO、 D D D3—— 計(jì)數(shù)器輸入端； QO、 Q Q Q3—— 數(shù)據(jù)輸出端； CR—— 清除端。 當(dāng) CR 為低電平，置數(shù)端 LD 也為低電平時(shí)，數(shù)據(jù)直接從置數(shù)端 DO、 D D D3 置入計(jì)數(shù)器。執(zhí)行加計(jì)數(shù)時(shí)，減計(jì)數(shù)端 CPD 接高電平，計(jì)數(shù)脈沖由 CPu 輸入；在計(jì)數(shù)脈沖上升沿進(jìn)行 8421 碼的十進(jìn)制加法計(jì)數(shù)。 加法計(jì)數(shù) 表 102 進(jìn)位 輸入脈沖數(shù) 0 1 2 3 4 5 6 7 8 9 輸 出 Q3 0 0 0 0 0 0 0 0 1 1 電子技術(shù)論壇 電子發(fā)燒友 10 Q2 0 0 0 0 1 1 1 1 0 0 Q1 0 0 1 1 0 0 1 1 0 0 QO 0 1 0 1 0 1 0 1 0 1 借位 減計(jì)數(shù) 3．計(jì)數(shù)器的級聯(lián)使用 一