【正文】 用時(shí)鐘信號(hào)，又采用握手信號(hào)；C．既不采用時(shí)鐘信號(hào)，又不采用握手信號(hào)；D．既采用時(shí)鐘信號(hào)，又采用握手信號(hào)。A．只用于選擇存儲(chǔ)器單元； B．由設(shè)備向主機(jī)提供地址；C．用于選擇指定存儲(chǔ)器單元和I/O設(shè)備接口電路的地址；D．即傳送地址又傳送數(shù)據(jù)。A．?dāng)?shù)值計(jì)算；B．輔助設(shè)計(jì)；C．?dāng)?shù)據(jù)處理；D．實(shí)時(shí)控制。A．執(zhí)行通道命令；B．執(zhí)行I/O指令；C．發(fā)出中斷請(qǐng)求；D．程序查詢(xún)。A．存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合；B．存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)；C．存儲(chǔ)單元的個(gè)數(shù)； D．機(jī)器指令的位數(shù)。A．一次可以完成多個(gè)操作； B．微指令的操作控制字段不進(jìn)行編碼；C．微指令的格式簡(jiǎn)短； D．微指令的格式較長(zhǎng)。 A．進(jìn)行主存和CPU之間的數(shù)據(jù)傳送； B．進(jìn)行CPU和設(shè)備之間的數(shù)據(jù)傳送； C．改變程序執(zhí)行的順序； D．一定是自動(dòng)加+1。A．多指令流單數(shù)據(jù)流；B．按地址訪(fǎng)問(wèn)并順序執(zhí)行指令；C．堆棧操作； D．存儲(chǔ)器按內(nèi)容選擇地址。計(jì)算機(jī)組成原理試題三一、選擇題（共20分，每題1分）1．馮畫(huà)出CPU與存儲(chǔ)器連接圖，要求：（1）主存地址空間分配：8000H～87FFH為系統(tǒng)程序區(qū)；8800H～8BFFH為用戶(hù)程序區(qū)。（4）若采用微程序控制，還需增加哪些微操作？七、設(shè)計(jì)題（10分）設(shè)CPU共有16根地址線(xiàn)，8根數(shù)據(jù)線(xiàn)，并用作訪(fǎng)存控制信號(hào)（低電平有效），用作讀寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）。2．控制器中常采用哪些控制方式，各有何特點(diǎn)？ 3．某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L(zhǎng)0,L1,L2,L3,L4，現(xiàn)要求優(yōu)先順序改為L(zhǎng)4,L2,L3,L0,L1，寫(xiě)出各中斷源的屏蔽字。操作碼位數(shù)固定，且具有直接、間接、立即、相對(duì)、基址五種尋址方式。6．在組合邏輯控制器中，微操作控制信號(hào)由 指令操作碼 、 時(shí)序 和 ．狀態(tài)條件 決定。3．設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對(duì)應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為2127(12－23)，最小正數(shù)為2－129，最大負(fù)數(shù)為2－128(2－12－23)，最小負(fù)數(shù)為2127 。二、填空題（共20分，每空1分）1．在DMA方式中，CPU和DMA控制器通常采用三種方法來(lái)分時(shí)使用主存，它們是停止 CPU訪(fǎng)問(wèn)主、周期挪用和DMA和CPU交替訪(fǎng)問(wèn)主存。20．在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由A______完成。19．中斷向量可提供___C___。18．下列敘述中__A____是錯(cuò)誤的。17．以下敘述中___B___是錯(cuò)誤的。16．響應(yīng)中斷請(qǐng)求的條件是__B____。15．浮點(diǎn)數(shù)的表示范圍和精度取決于__C____ 。14．以下__B____是錯(cuò)誤的。13．某計(jì)算機(jī)字長(zhǎng)是16位，它的存儲(chǔ)容量是1MB，按字編址，它的尋址范圍是A______。12．一個(gè)16K32位的存儲(chǔ)器，其地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和是B______。11．總線(xiàn)通信中的同步控制是__B____。10．下列描述中____B__是正確的。9．用以指定待執(zhí)行指令所在地址的是_C_____。8．計(jì)算機(jī)操作的最小單位時(shí)間是__A____。7．在運(yùn)算器中不包含___D___。6．DMA訪(fǎng)問(wèn)主存時(shí)，讓CPU處于等待狀態(tài)，等DMA的一批數(shù)據(jù)訪(fǎng)問(wèn)結(jié)束后，CPU再恢復(fù)工作，這種情況稱(chēng)作__A____。5．常用的虛擬存儲(chǔ)器尋址系統(tǒng)由____A__兩級(jí)存儲(chǔ)器組成。4．基址尋址方式中，操作數(shù)的有效地址是___A___。3．垂直型微指令的特點(diǎn)是___c___。2．下列說(shuō)法中___c___是正確的。解: 　　計(jì)算機(jī)組成原理試題二一、選擇題（共20分，每題1分）1．CPU響應(yīng)中斷的時(shí)間是_ C _____。（圖略） 6． 畫(huà)出單總線(xiàn)CPU內(nèi)部框圖（寄存器級(jí)），擬出加法指令A(yù)DD R1，（R2）的讀取與執(zhí)行流程。 (4) （圖略） 5．什么是CPU？CPU主要由哪些寄存器級(jí)的部件組成？CPU 是計(jì)算機(jī)中進(jìn)行算術(shù)邏輯運(yùn)算和指揮協(xié)調(diào)機(jī)器各大部件工作的部件。請(qǐng)用如下存貯芯片為該機(jī)設(shè)計(jì)一個(gè)存儲(chǔ)器：(1) ROM、RAM的容量各為多少？(2) 該主存的地址線(xiàn)、數(shù)據(jù)線(xiàn)各為多少根？(3) 用容量為32K*16的ROM芯片和64K*16的RAM芯片構(gòu)成該存儲(chǔ)器，需要RAM和ROM芯片各幾片？(4) 畫(huà)出存儲(chǔ)器結(jié)構(gòu)及其與CPU連接的邏輯框圖 解：(1) ROM 64K RAM 192K (2) 數(shù)據(jù)線(xiàn)有16根，地址線(xiàn)有18根。（3）需要地址2位作為芯片選擇。解：設(shè)有一個(gè)具有12位地址和4位字長(zhǎng)的存儲(chǔ)器，（1）該存儲(chǔ)器能存儲(chǔ)2K字節(jié)信息。 解： 設(shè)X=26/32，Y=15/32,采用二進(jìn)制變形補(bǔ)碼計(jì)算[X+Y]補(bǔ)=? 并討論計(jì)算結(jié)果。如中斷控制邏輯、與設(shè)備特性相關(guān)的控制邏輯等。供CPU輸出控制命令，調(diào)回接口與設(shè)備的狀態(tài)信息；③數(shù)據(jù)緩存。 答：①地址譯碼。同種類(lèi)的外設(shè)部設(shè)備接入計(jì)算機(jī)系統(tǒng)時(shí)，應(yīng)解決哪些主要問(wèn)題？答：數(shù)據(jù)格式、地址譯碼、控制信息的組織和狀態(tài)信息的反饋。一條機(jī)器指令的功能通常用許多條微指令組成的序列來(lái)實(shí)現(xiàn)，這個(gè)微指令序列稱(chēng)為微程序。但是應(yīng)用范圍沒(méi)有程序中斷控制方式廣。與程序中斷控制方式相比DMA控制方式有何特點(diǎn)？答：速度快。它主要由加法器、通用寄存器、標(biāo)志寄存器等部件組成。五、簡(jiǎn)答題（每小題5分，共30分）說(shuō)你認(rèn)為計(jì)算機(jī)系統(tǒng)中的硬件和軟件在邏輯功能等價(jià)嗎？為什么? 答：軟件與硬件的邏輯功能是等效的，但性能不相同。DMA方式：?jiǎn)挝粫r(shí)間傳送的二進(jìn)制信息的字節(jié)數(shù)。微程序：用于解釋機(jī)器指令的若干條微指令的有序集合。程序中斷的工作方式：在CPU運(yùn)行主程序時(shí)，接受到非預(yù)期的中斷請(qǐng)求，CPU暫?，F(xiàn)行工作轉(zhuǎn)向?yàn)橹袛嗾?qǐng)求服務(wù)，待服務(wù)完畢后回到住程序繼續(xù)執(zhí)行。四、名詞解釋?zhuān)款}2分，共10分） 存儲(chǔ)程序的工作方式：將計(jì)算機(jī)需進(jìn)行的工作事先編寫(xiě)成程序，存入計(jì)算機(jī)中，運(yùn)行程序時(shí)計(jì)算機(jī)自動(dòng)進(jìn)行工作。1用微指令的分段譯碼法設(shè)計(jì)微指令時(shí)，需將具有相斥性的微命令組合在同一字段內(nèi)。1第三代計(jì)算機(jī)所用的基本器件是晶體管。DＭA方式進(jìn)行外設(shè)與主機(jī)交換信息時(shí)，不需要向主機(jī)發(fā)出中斷請(qǐng)求。集中式總線(xiàn)控制中，定時(shí)查詢(xún)方式下，各設(shè)備的優(yōu)先級(jí)是固定不變的?！滩捎孟轮纷侄畏刂莆⒊绦驁?zhí)行順序的微程序控制器中，一定要有微程序計(jì)數(shù)器。主程序運(yùn)行時(shí)何時(shí)轉(zhuǎn)向?yàn)橥庠O(shè)服務(wù)的中斷服務(wù)程序是預(yù)先安排好的。計(jì)算機(jī)輔助設(shè)計(jì)簡(jiǎn)稱(chēng)CAD。對(duì)的打“√”，錯(cuò)的打“”，若錯(cuò)誤必須加以改正。 　　 　 　　　　　　　　　　　，有效的方法是采取（C ）。 　 　　　　　 　　 　　　　　 (　C　) ?！　　　　　　　　　　　　?　　　　　　　　　　　　　　　 ( 　C　) 。　　　　　　　　　　　　　　　(　A　)的簡(jiǎn)稱(chēng)。　　　　　　　　　　　　　　　，擴(kuò)大尋址空間，提高編程靈活性　( C　)尋址?！　　　　　　?　　 　　　 ，因此它的操作數(shù)來(lái)自(　B　)?！　　.　21 　B.　17 　 C.　19 　（　A　　?。??！　　．17 　　B．19　　C．27　　　D．36,按字編址,它們尋址范圍是（C ） 。（X+Y）補(bǔ)= ( 　A　)?！．(101001)2　　B．(52)８　　　C．(2B)16　　　D．45 ，最小的數(shù)是（　D　?。?。A、立即尋址B、變址尋址C、間接尋址 D、寄存器尋址，最小的數(shù)是（　A　?。?。A、00 B、01 C、10 D、11（A ）。A、=，則x原=（A ）。計(jì)算機(jī)組成原理試題一一、單項(xiàng)選擇題（從下列各題四個(gè)備選答案中選出一個(gè)正確答案，并將其代號(hào)寫(xiě)在題干前面的括號(hào)內(nèi)。）（B ）。A、 B、 C、 D、則發(fā)生正溢的特征是：雙符號(hào)位為（ B）。A、先取操作數(shù)絕對(duì)值相乘，符號(hào)位單獨(dú)處理B、用原碼表示操作數(shù)，然后直接相乘C、被乘數(shù)用原碼表示，乘數(shù)取絕對(duì)值，然后相乘D、乘數(shù)用原碼表示，被乘數(shù)取絕對(duì)值，然后相乘，有效的方法是采?。–）。　A．(101001)2　　B．(52)８　　　C．(2B)16　　　D．45 ，最大的數(shù)是（　D　?。！．（111111）2　　B．（72）８　　　C．（2F）16　　　D．50 ：X=－，Y= 。　　A．1．1100　　　　 B．1．1010　　C．1．0101　　　　 D．1．1000,地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和是（C ） ?！　．64K 　　B．32KB　　C．32K 　　D．16KB*8位,除電源和接地端外該芯片引線(xiàn)的最少數(shù)目是（C ） 。 　　　　　 　　　　　 　　　 　　　，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用( C　) 。 　　　 　　 　　 ( C　)?！　　　　　　　　　　　　?，操作數(shù)處在(　B )。　　　　　　　　　　　　　 　　　　　　　　　　　　　　　 (　C　)的簡(jiǎn)稱(chēng)?！．運(yùn)算器　　　　　　 　　　 ( B　　)　 　 　 　　　　　 中通用寄存器的位數(shù)取決于（　B　?。??！?　　　　　　　 　 　　　　　 　(　A )作為其主要控制方式。A、立即尋址B、變址尋址C、間接尋址D、寄存器尋址二、判斷題（判斷下列各題的正誤。每題1分，計(jì)10分） 存儲(chǔ)單元是存放一個(gè)二進(jìn)制信息的存貯元?！碳惺娇偩€(xiàn)控制中，定時(shí)查詢(xún)方式的響應(yīng)速度最快。時(shí)序電路用來(lái)產(chǎn)生各種時(shí)序信號(hào)，以保證整個(gè)計(jì)算機(jī)協(xié)調(diào)地工作。主存儲(chǔ)器中采用雙譯碼結(jié)構(gòu)的主要目的是提高存取速度。引入虛擬存儲(chǔ)系統(tǒng)的目的是提高存儲(chǔ)速度。1CPU以外的設(shè)備都稱(chēng)外部設(shè)備。1奇偶校驗(yàn)可以糾正代碼中出現(xiàn)的錯(cuò)誤?！?CPU訪(fǎng)問(wèn)存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)容量與越大，訪(fǎng)問(wèn)存儲(chǔ)器所需的時(shí)間越長(zhǎng)。高速緩沖存儲(chǔ)器：介于CPU與主存之間，速度較快、容量較小、價(jià)格較貴的存儲(chǔ)器，引入CACHE的目的是提高存儲(chǔ)系統(tǒng)的速度。系統(tǒng)總線(xiàn)：連接機(jī)器內(nèi)部各大部件的信息公共通道。（磁盤(pán)的）數(shù)據(jù)傳輸率：?jiǎn)挝粫r(shí)間傳送的二進(jìn)制信息的字節(jié)數(shù)。隨機(jī)存取方式：一定的硬件和一定的軟件組成的有機(jī)整體。什么是運(yùn)算器？它的主要由哪幾個(gè)功能部件組成？答：運(yùn)算器是進(jìn)行算術(shù)邏輯運(yùn)算的部件。與RAM相比ROM有何特點(diǎn)？答：ROM掉電后信息不會(huì)丟失，但其中的信息只能讀不能隨便寫(xiě)。響應(yīng)快、優(yōu)先級(jí)高、處理快、無(wú)須現(xiàn)場(chǎng)保護(hù)和現(xiàn)場(chǎng)的恢復(fù)。微程序控制的基本思想是：把指令執(zhí)行所需要的所有控制信號(hào)存放在控制存儲(chǔ)器中，需要時(shí)從這個(gè)存儲(chǔ)器中讀取，即把操作控制信號(hào)編成微指令，存放在控制存儲(chǔ)器中。微指令在控制存儲(chǔ)器中的存儲(chǔ)位置稱(chēng)為微地址。中斷接口一般包含哪些基本組成？簡(jiǎn)要說(shuō)明它們的作用。選取接口中有關(guān)寄存器，也就是選擇了I/O設(shè)備；②命令字/狀態(tài)字寄存器。提供數(shù)據(jù)緩沖，實(shí)現(xiàn)速度匹配；④控制邏輯。加快中央處理器與主存之間傳輸信息的措施有哪些？六、綜合題設(shè)X=26/32，Y=15/32,采用二進(jìn)制變形補(bǔ)碼計(jì)算[X+Y]補(bǔ)=? 并討論計(jì)算結(jié)果。解:X= Y= [X+Y]補(bǔ)= 無(wú)溢出 Ｘ＝00110011，Ｙ＝10011110，求Ｘ∧Ｙ＝？ Ｘ∨Ｙ＝？ 解: Ｘ∧Ｙ＝00010010Ｘ∨Ｙ＝10111111設(shè)有一個(gè)具有12位地址和4位字長(zhǎng)的存儲(chǔ)器，問(wèn)：（1）該存儲(chǔ)器能存儲(chǔ)多少字節(jié)信息？（2）如果存儲(chǔ)器由1K?（3）需要地址多少位作為芯片選擇? （4）試畫(huà)出該存儲(chǔ)器的結(jié)構(gòu)圖。（2）如果存儲(chǔ)器由1K。（4） （圖略）4. 某機(jī)字長(zhǎng)16位，內(nèi)存總?cè)萘繛?56KW，其中ROM占地址范圍為00000H~OFFFFH，其余地址空間為RAM。 (3) 需 ROM 2片 ，需RAM 3片。IR、PSW、GR、ALU、PC等。源尋址方式采用寄存器間址方式。A．中斷源提出請(qǐng)求；　　B．取指周期結(jié)束；　C．執(zhí)行周期結(jié)束；D．間址周期結(jié)束。A．加法指令的執(zhí)行周期一定要訪(fǎng)存；B．加法指令的執(zhí)行周期一定不訪(fǎng)存；C．指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定訪(fǎng)存；D．指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期不一定訪(fǎng)存。A．微指令格式垂直表示；　B．控制信號(hào)經(jīng)過(guò)編碼產(chǎn)生；C．采用微操作碼；　　　　D．采用微指令碼。A．基址寄存器內(nèi)容加上形式地址（位移量）； B．程序計(jì)數(shù)器內(nèi)容加上形式地址；C．變址寄存器內(nèi)容加上形式地址；　　　　　　D．寄存器內(nèi)容加上形式地址。A．主存－輔存；B．Cache－主存；C．Cache－輔存；D．主存—硬盤(pán)。A．停止CPU訪(fǎng)問(wèn)主存；B．周期挪用；C．DMA與CPU交替訪(fǎng)問(wèn)；D．DMA。A．狀態(tài)寄存器；　B．?dāng)?shù)據(jù)總線(xiàn)；　C．ALU；　D．地址寄存器。A．時(shí)鐘周期；　　B．指令周期；　C．CPU周期；D．中斷周期。A．指令寄存器；　B．?dāng)?shù)據(jù)計(jì)數(shù)器；C．程序計(jì)數(shù)器；pc D．累加器。A．控制器能理解、解釋并執(zhí)行所有的指令及存儲(chǔ)結(jié)果；B．一臺(tái)計(jì)算機(jī)包括輸入、輸出、控制、存儲(chǔ)及算邏運(yùn)算五個(gè)單元；C．所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成；D．以上答案都正確。A．只適合于CPU控制的方式；　　B．由統(tǒng)一時(shí)序控制的方式；C．只適合于外圍設(shè)備控制的方式；　D．只適合于主