【正文】 些過程處理的設計中，該思路的特點是順序設計、比較適合我們的思維習慣；如果熟練運用這種思想，能夠使設計順利進行，甚至能夠達到一氣呵成的功效。顯示子模塊：顯示X、Y兩個方向上的倒計時間。各個子模塊的功能如下：分頻子模塊：實現(xiàn)對輸入的頻率為50Mhz的信號進行分頻，分頻后產生頻率為1hz信號，這個1hz的信號用于交通燈子模塊中的秒鐘倒計時。實驗小結：本次實驗為自選題目設計實驗，實驗要求自選一道較復雜的數字電路或系統(tǒng),用在系統(tǒng)可編程器件實現(xiàn)，本實驗選擇具有倒計時顯示功能的紅黃綠三色交通燈作為實驗課題，交通燈為日常生活中常見的數字電路控制系統(tǒng)，通過對交通的設計實驗，能夠進一步加深對verilog語言的語法理解以及設計思維上的鍛煉。各部分的電路圖即連接關系如下圖：交通燈軟件設計流程：下圖是X方向上的交通燈設計流程圖，流程在“always （posedge clk1hz）”過程塊的控制下，從“開始”處進入流程，流程每秒鐘執(zhí)行一次，實現(xiàn)交通燈顏色的切換和倒計時。實驗中用LLL6三個LED燈風別模擬X方向上的紅、黃、綠燈，用LLL1三個LED分別模擬Y方向上的紅、黃、綠三個燈，其余的LED熄滅不用。 LVTTL/LVCMOS對板上其他器件，支持廣泛的應用和兼容多I/O區(qū)域的MultiVolt I/O支持多達四個I/O區(qū)，、PCI支持可支持32比特、33MHz PCI標準施密特觸發(fā)器驅動能力和回轉速度可編程允許用戶控制這些參數，以提高信號的完整性每個I/O管腳一個輸出能力（OE）大量OE允許用戶使用更小的器件，降低成本熱插拔支持可以從上電系統(tǒng)中安全插入或拆除器件快速I/O連接能加快tpd和tco時序設計思想：本次設計首先提出設計的構思如下：將交通燈控制的兩個方向分為X方向和Y方向，先設計一個分頻模塊，將50MHz的時鐘信號分頻產生1Hz的信號，該1Hz的信號作為交通燈模塊的輸入，用于交通燈的倒計時時鐘，在1Hz時鐘上升沿到來時倒計時時鐘減一，當該燈色下的倒計時結束時改變交通燈的顏色，實驗中要注意兩個方向的交通燈的顏色匹配問題，保證交通暢通有序的進行，另外還需要設計一個八位數碼管的驅動模塊，在頂層模塊中實現(xiàn)對子模塊的調用，這樣可以使設計模塊任務劃分明確。表三列出了MAX II的I/O特性及其優(yōu)勢。8. I/O能力：MAX II CPLD的I/O能力加強了其易用性和系統(tǒng)能力。6. 靈活的多點壓MultiVolt內核：MAX II架構支持MultiVolt，、。4. 用戶Flash存儲器：MAX II CPLD內的用戶Flash存儲器是一個8k比特，用戶可訪問且可編程的Flash存儲器塊，課用于用戶自己定義的數據。通過改善布線結構管腳間的延時與其他同容量的CPLD相比大大降低。2. 低功耗：MAX II器件是動態(tài)功耗較低的CPLD。以下主要介紹MAX II系列器件的主要特征。MAX II系列和上一代MAX產品相比，成本降低了一半，功耗只有其1/10，同時保持了MAX系列原有的瞬態(tài)啟動、單芯片、非易失性和易用性。它基于突破性的CPLD架構，提供業(yè)界所有的CPLD系列中單個IO管腳最低成本和最小功耗。MAX II系列器件簡介選用Altera公司目前市場性價比最高的MAX II系列的CPLD。綠燈亮時，準許車輛通行，黃燈亮時，已越過停止線的車輛可以繼續(xù)通行；紅燈亮時，禁止車輛通行。 具有倒計時顯示功能的紅黃綠三色交通燈設計摘要本實驗為自主選題設計實驗，實驗選擇具有倒計時顯示功能的紅黃綠三色交通設計，實驗中采用verilog HDL 作為設計功能描述語言，選用Altera公司的MAX II EPM240T100C5最為主控芯片，實驗報告中簡要介紹了MAX II系列器件，并給出了設計電路圖，詳細的介紹了交通燈的設計流程，實驗報告中還附有實驗代碼實驗結果照片圖。實驗項目背景交通燈為日常生活中常見的設施，交通燈通常指由紅、黃、綠三種顏色燈組成用來指揮交通的信號燈。本實驗正是按照交通燈的這種指示功能設計的，因此本實驗不僅能鍛煉自己的實際動手操作能力，解決實際問題的能力，加深自己對verilog設計流程的認識，而且還具有很強的實際意義。Altera推出的 MAX II 器件系列是一款革命性的 CPLD 產品。這些器件采用想你的查表體系，使其裸片尺寸僅為同樣工藝器件的1/4。新的系列器件容量翻了兩番，性能是上一代MAX CPLD的兩倍多，是消費類、通信、工業(yè)和計算機產品的設計者能夠采用MAX II系列器件代替昂貴和不夠靈活的小型ASIC和ASSP。1. 成本優(yōu)化的架構：新型MAX II CPLD架構包括基于LUT的LAB陣列、非易失性Flash存儲模塊和JTAG控制電路。3. 高性能：MAX II器件支持高達300Mhz的內部時鐘，可為用戶提供更高的系統(tǒng)及性能。MAX II系列管腳與管腳之間的最大延時表一：表一 MAX II系列管腳與管腳之間的最大延時參數EPM240EPM570EPM1270EPM2210單位tPD1nstPD2ns其中tPD1為最大距離管腳之間的延遲時間（即對角上的管腳之間），tPD2為最小距離管腳的延遲時間（即相鄰的管腳之間）。5. 實時在系統(tǒng)可編程能力（ISP）：MAX II器件支持實時在系統(tǒng)可編程，允許用戶編程正在工程的器件。7. JTAG翻譯器：MAX II CPLD具有一種被稱為JTAG翻譯器的功能，這種功能允許通過MAX II器件執(zhí)行定制的JTAG指令，配置單板上不兼容的JTAG協(xié)議的器件，從而簡化了單板管理。表二列出了MAX II器件支持的I/O標準。表二 MAX II的I/O標準I/O標準性能 LVTTL/LVCMOS300Mhz LVTTL/LVCMOS220Mhz LVTTL/LVCMOS200Mhz LVCOMS150Mhz PCI33Mhz表三 MAX II的I/O特性及其優(yōu)勢特性優(yōu)勢, , amp。