【正文】 asterMV or ByteBlaster II ‖， ―Port‖為 ―LPT1 ： (0X378)‖如果你是使用的 windows2020 或 XP 那么在進行并口設(shè)置前請安裝 ALTERA并口 補丁 , 方法見光盤 Quartus II 目錄下 ―README‖。 license 文件存放的路徑名稱不能包含漢字和空格，空格可以用下劃線代替用戶在使用前須指定它 .方法為 :打開安將好的 Quartus II 后單擊： ―Options‖在下拉菜單中選擇：―License setup‖再在彈出的 options 窗口，中指定您所復(fù)制到硬盤的 Licence .dat即可完成軟件狗的安裝 (如果您老是第一打開安將好的 Quartus II 就會彈出 Evaluation Mode 對話窗口 ,選擇 ’Specify valid licence file’點擊 OK，指定您所復(fù)制到硬盤的 Licence .dat即可完成軟件狗的安裝 )。N 文件夾 , 用 設(shè)置 C:\altera\quartus60\win\ 下的 文 件 ， 運 行 后 ,首先要點擊“瀏覽”選中 ，安裝默認的 路徑是在 C:\altera\quartus60\win\下，選中 “應(yīng)用”。如果沒有軟件狗，進入 Quartus II軟件包只開放部分簡單功能，很多重要功能是不開放的， 這給項目的設(shè)計帶來諸多不便，尤其是復(fù)雜的項目，沒有這些功能，設(shè)計工作根本沒辦法展開。方法見光盤 Quartus II目錄下―README‖。 接著，軟 件包引導(dǎo)用戶安裝，有很多選項讓用戶選擇，用戶根據(jù)自己設(shè)計項目的要求，一一選擇 。 等到光驅(qū)識別光盤后，桌面上就彈出一個 Quartus II Install CD 對話窗口，（如果沒有Quartus II Install CD 對話窗口，那就進入光盤的根目錄下，雙擊 文件） ,用鼠標左鍵 單擊 “ Install Stand—Alone Programmer”，進入安裝界面。 打開 windows圖標 文件夾 ，用鼠標左鍵快速雙擊 , 最后雙擊 圖標，啟動安裝。 NIOS IDE 安裝步驟 NIOS 軟件包的安裝，完成上面的 Quartus II 的安裝后，把 CD2 光盤從光驅(qū)拿出，放入 NIOS 光盤。 用鼠標點擊 NEXT， 進入?yún)f(xié)議選擇窗口，選擇“ I accept the terms of licence agreement‖, 在用鼠標點擊 NEXT，選擇不同的路徑直到開始安裝 。 等到光驅(qū)識別光盤后，桌面上就彈出一個 Quartus II Install CD 對話窗口（如果沒有 Quartus II Install CD 對話窗口，那就進入光盤的根目錄下，雙擊 文件）， 用鼠標左鍵 單 擊 “ Install Quartus II and related software”，進入安裝界面。 軟件包的安裝步驟 所選用的操作系統(tǒng)為 Windowsa 2020 或 XP 中文操作系統(tǒng) 。 完好的并行口 。 Microsoft Windows 2020 或 Microsoft Windows xp 操作系統(tǒng)。 內(nèi)存不少于 512MB。在布局布線和后仿真完成之后，當需要大批量生產(chǎn)該芯片時，就可以開始ASIC芯片的投產(chǎn)。在 ASIC設(shè)計中，這一步驟稱為第二次 Sign— off。 第 6步：后仿真。當初步的仿真被驗證后，就開始布局布線。對于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結(jié) 果替代一些復(fù)雜的單元，并與指定的庫映射生成新的網(wǎng)表，這是硬件描述語言輸入方式中減小電路規(guī)模的一條必由之路。設(shè)計輸入之后就有一個從高層次系統(tǒng)行為設(shè)計向低層次門級邏輯電路的轉(zhuǎn)化翻譯過程，即把設(shè)計輸入的某種或某幾種數(shù)據(jù)格式（網(wǎng)表）轉(zhuǎn)化為底層軟件能夠識別的某種數(shù)據(jù)格式（網(wǎng)表），以求達到與其工藝無關(guān)。所設(shè)計的電路必須在布局布線前驗證，目的主要是在仿真時，驗證電路功能是否有效。自90年代初， Verilog、 VHDL、 AHDL等硬件描述語言的輸入方法得到了廣大工程設(shè)計人員的認可 。 第 1步：設(shè)計輸入。 連接邏輯塊的互連資源，連線資源由各種長度的連線線段組成，其中也有一些可編程的連接開關(guān)，它們用于邏輯塊之間、邏輯塊與輸入 /輸出塊之間的連接。 盡管 FPGA、 CPLD和其 它類型 PLD的結(jié)構(gòu)各有其特點和長處，但概括起來，它們是由三大部分組成的： 一個二維的邏輯塊陣列，構(gòu)成了 PLD器件的邏輯組成核心。 經(jīng) 過了十 幾年的 發(fā)展， 許多公 司都開 發(fā)出了 多種類 型的可 編程邏 輯器件（ PLDs,Programmable Logic Devices） .比較典型的就是 Xilinx 公司的 FPGA 器件系列和 Altera公司的 CPLD 器件系列，它們開發(fā)較早，占據(jù)了較大的 PLD 市場。由于芯片內(nèi)部硬件連接關(guān)系的描述可以存放在磁盤、 ROM、 PROM或 EPROM中，因而 在可編程門陣列芯片及外圍電路保持不動的情況下，換一塊 EPROM芯片，就能實現(xiàn)一種新的功能。這樣的 FPGA/CPLD實際上就是一個子系統(tǒng)部件。） /2的 8位有效精度求模運算實驗 ? ? ? ???? ?? ?????? 63 實驗十三 十六節(jié)拍時序控制器實驗 ????????? ? ?? ?????? ???? 67 實驗十四 彩燈實驗 ????????? ?????? ?????? ????? ??? 71 實驗十五 八位十進制頻率計實驗 ?????? ?????? ???? ????? ?? 74 實驗十六 D/A 實驗 ?????????????? ?????? ??? ????? ? 78 實驗十七 串行通信 ?????????? ??????? ???? ????? ??? 83 實驗十八 VGA 顯示 ?????????????? ?????? ?? ? ????? ? 87 實驗十九 A/D 轉(zhuǎn)換實驗 ?????????? ???? ?????? ??????? 91 實驗二十 電子琴實驗?????????? ????? ? ??????? ????? 97 實驗二十一 LED16 16 漢字 圖形點陣實驗?? ? ??????? ???? ???? 102 實驗二十二 LCD128 64 中文點陣液晶控制實驗 ???? ?????? ?? ???? 107 實驗二十三 步進電機實驗 ??????????????? ?????? ? ??? 112 實驗二十四 直流電機實驗 ???????? ?????? ?????? ??? ?? 115 實驗二十五 PS/2鍵盤接口邏輯設(shè)計 （此項為擴展）? ??????? ?? ? ???? 119 附錄一 部分實驗接線圖 ………………………………………………………………………… 120 附錄二 部分可編程芯片的引腳圖 ……………………………………………………………… 130 附錄三 HKVI 型 EDA 系統(tǒng)結(jié)構(gòu)圖信號名與芯片引腳對照表 ………………………………… 135 EDA 實驗指導(dǎo)書 1 緒 論 FPGA/CPLD CAD 技術(shù)概述 FPGA（ Field Programmable Gates Array,現(xiàn)場可編程門陣列）與 CPLD（ Complex Programmable Logic Device,復(fù)雜可編程邏輯器件）都是可編程邏輯器件，它們是在 PAL、 GAL 等邏輯器件的基礎(chǔ)之上發(fā)展起來的。EDA 實驗指導(dǎo)書 1 淮 陰 工 學(xué) 院 EDA 技術(shù)與應(yīng)用 實驗 與課程設(shè)計 指導(dǎo)書 編者： 馬 岱 計算機工程 學(xué)院 2020 年 1 月 12 日 EDA 實驗指導(dǎo)書 2 目 錄 緒 論………………………………………………………………………………………………… 1 FPGA/CPLD CAD技術(shù)概述?????????????????????????? ? ? 1 ASIC 和 FPGA/CPLD 電路設(shè)計的一般流程????????????????????? 1 第一章 Ｑ uartus Ⅱ 的安裝 ………… ……………………………………………………… 2 軟件包對計算機系統(tǒng)的配置要求???????? ? ? ???????? ? ??? 5 軟件包的安裝步驟?????????????? ?? ? ? ?????? ? ? ?? 5 軟件狗的安裝????????????????? ?? ? ? ?????? ?? ? 6 Quartus II 下載口的設(shè)置??????????? ?? ? ??????? ?? 6 無法下載及其解決方法?????????????????? ?? ?? ? ??? 6 第二章 SOPC 技術(shù) 簡介 ……………………………………………………………………………… 7 SOPC技術(shù)的主要特點??? ????? ????? ? ????????????? 7 SOPC技術(shù)實現(xiàn)方式????????? ?? ? ? ?? ? ???????????? 8 SOPC系統(tǒng)開發(fā)流程?????????? ?? ??? ??? ?????????? 8 Cyclone 能力???????????????????? ? ? ???????? 9 新型可編程架構(gòu)???????????????? ?? ??? ????? 9 嵌入式存儲資源?????????????????? ? ? ??? ?? 10 專用外部存儲接口電路???????????????? ? ?? ??? 10 支持的接口及協(xié)議??????????????????? ? ???? 12 鎖相環(huán)的實現(xiàn)? ? ????? ? ????????? ? ???? ? ? ?? 13 I/O 特性?????? ??? ????????????????? ? ?? 13 Nios II 嵌入式處理器??? ??? ????????? ? ????? ? ? 14 配置方案??????? ??????? ? ? ?????? ????? ? 14 第三章 Quartus 軟件應(yīng)用 ………………………………………………………………… 15 圖形用戶界面設(shè)計流程????????????? ? ????????? ? ? 15 命令行設(shè)計流程????????????????? ? ??????? ? ?? 16 交通燈設(shè)計實例?????????????????? ? ??????? ? ? 18 設(shè)計原理??????????????????? ? ? ????? ? ? 18 設(shè)計輸入???????????????????? ? ???? ? ?? 19 創(chuàng)建工程????????????????????? ? ???? ? ? 20 編譯前設(shè)置????????????????????? ? ????? 22 編譯????????????????????????? ? ??? ? 24 仿真?????????????????????????? ? ? ?? 25 應(yīng)用 RTL電路圖觀察器?????????????????? ?? ? ?? 27 引腳鎖定和下載驗證??????????????????? ??? ?? ? ? 27 引腳鎖定???????????? ? ????????????? ? ? 27 下載驗證????????????? ? ??????????? ?? ? 28 對配置器件編程??????????? ???? ???????? ?? 29 第四章 EP2C5PQ208C8 實驗部分 ………………………………………………………………… 30 EDA 實驗指導(dǎo)書 3 實驗操作注意事項 ?????????????? ? ??????? ? ?????? ? 30 實驗一 一位全加器的設(shè)計 ??????????? ? ? ?? ?????????? ? 30 實驗二 四位全加器實驗 ?????????? ?????? ? ? ?????? ?? ? 31 實驗三 三輸入與門、三輸入或門 ????? ?????? ???? ? ???? ?? ? 34 實驗四 83 優(yōu)先編碼器 ???????????? ?????? ?? ? ?? ?? ?? 35 實驗五 38 線 譯碼器 ??????????????? ?????? ? ??? ?? ? 36 實驗六 8 位數(shù)碼管掃描顯示 ??????? ???? ??? ????? ? ????? 38 實驗七 模 8 環(huán)行計數(shù)器實驗 ??????? ?????? ??? ?? ? ?????? 42 實驗八 開關(guān)量控制實驗 ??????????? ?????? ? ???? ????? 45 實驗九 2選 1和 4選 1多路選擇實驗 ??? ?????? ??????? ?? ? ? ?? 48 實驗十 LED 數(shù)碼顯示時鐘實驗 ???????? ?????? ? ? ? ??? ???? 51 實驗十一 序列檢