【正文】 1 版 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ pl usI I的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 2020 年 7 月第 1 次印刷 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ pl usI I的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 目 錄 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ pl usI I的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù) 器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 實驗一 MAX＋ PLUSII的使用 ................................................................ 1EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 208年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ PLUSII的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土 餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收 屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納 鄉(xiāng)皚料赦肥培 實驗二 組合電路設(shè)計 ............................................................................. 4EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 208年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ PLUSI I的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土 餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收 屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納 鄉(xiāng)皚料赦肥培 實驗三 VHDL的并行語句 ...................................................................... 7EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 208年 7月第 1版 2020年 7月第 1次印刷 目 錄實驗一 MAX＋ PLUSI I的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土 餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收 屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納 鄉(xiāng)皚料赦肥培 實驗四 計數(shù)器及時序電路設(shè)計 ............................................................. 10EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ PLUSI的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土 餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收 屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納 鄉(xiāng)皚料赦肥培 實驗五 交通燈控制器的設(shè)計 ................................................................ 13EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 20 08年 7月第 1版 208年 7月第 1次印刷目 錄實驗一 MAX＋ PLUSI的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土 餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收 屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納 鄉(xiāng)皚料赦肥培 實驗六 七段譯碼器的設(shè)計 .................................................................... 17EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林 航專電子工程系 2020年 7月第 1版 208年 7月第 1次印刷目 錄實驗一 MAX＋ PLUSI的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土 餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收 屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納 鄉(xiāng)皚料赦肥培 實驗七 數(shù)字系統(tǒng)的層次化設(shè)計 ............................................................. 20EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指 導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 208年 7月第 1次印刷目 錄實驗一 MAX＋ PLUSI的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土 餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收 屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納 鄉(xiāng)皚料赦肥培 附 實驗報告格式示例 ........................................................................... 24EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 208年 7月第 1次印刷目 錄實驗一 MAX＋ PLUSI的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土 餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收 屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納 鄉(xiāng)皚料赦肥培 實驗一 MAX＋ plusII 的使用 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷 目 錄實驗一 MAX＋ pl usII的使用 1實驗二 組合電路設(shè)計 4實驗三 VH DL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 一、 實驗?zāi)康?EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ plusI的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯 諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 了解 MAX＋ plusII 的功能及使用方法，掌握 CPLD/FPGA 的開發(fā)步驟。 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ plusI的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角 刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 二、 實驗要求 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ plusI的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 利用圖形輸入法設(shè)計一個 3－ 8 譯碼器，并完成編譯、仿真、編程下 載、硬件測試等過程。 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ plusI的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 在 MAX＋ plusII 中可采用原理圖輸入法進行設(shè)計，即先為工程建立一個文件夾，然后在原理圖輸入窗口調(diào)入所用元件，連線后得到正確的設(shè)計原理圖，然后再進行編譯、排錯、仿真、下載等操作。在調(diào)用元件時要用到三個元件庫，位于 \maxplus2\max2lib 路徑下。 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ plusI I的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 在編譯時要先將設(shè)計文件設(shè)置成 “工程 ”(set project to current file)，還要選擇目標(biāo)器件，本實驗中使用的器件為 ACEX 系列的 ACEXEP1K10TC1003。該模塊還負(fù)責(zé)連接頂層設(shè)計中的多層次設(shè)計文件，另外還包含一個內(nèi)置的、用于接受外部標(biāo)準(zhǔn)網(wǎng)表文件的閱讀器。 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ plusII的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 Logic synthesizer ：是邏輯綜合器，對設(shè)計項目進行邏輯化簡、邏輯優(yōu)化和檢查邏輯錯誤。邏輯綜合器的工作方式和優(yōu)化方案可以通過一些選項來實現(xiàn)，具體方法請查閱相關(guān)書籍。 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ plusI I的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 Fitter：是適配器，或者說是結(jié)構(gòu)綜合器或布局布線器，它將邏輯綜合所得的網(wǎng)表文件，即底層邏輯元件的基本連接關(guān)系，在選定的目標(biāo)器件中具體實現(xiàn)。 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ plusI的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 Timing snf extractor：是時序仿真網(wǎng)表文件提取器，該功能塊從適配器 輸出的文件中提取時序仿真網(wǎng)表文件，以對設(shè)計項目進行仿真測試用。仿真網(wǎng)表文件（ snf）是仿真時的必需文件，除此以外在仿真前還要設(shè)計一個仿真通道文件（ scf），用以確定要觀察的輸入輸出信號。 EDA技術(shù)實驗指導(dǎo)書 20EDA技術(shù)實驗指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實驗一 MAX＋ plusI的使用 1實驗二 組合電路設(shè)計 4實驗三 VHDL的并行語句 6實驗四 計數(shù)器及時序電路設(shè)計 9實驗犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 Assembler：是裝配器，能將適配器輸出的文件，根據(jù)不同的目標(biāo)器件、不同的配置 ROM 產(chǎn)生多種格式的編程 /配置文件，如用于 CPLD 或配置 ROM 用的 POF