數(shù)字電子線路～ppt課件-展示頁(yè)
2025-05-08 02:09本頁(yè)面
【正文】 nductor TTL 集成門(mén)電路 CMOS 集成門(mén)電路 輸入端和輸出端都用三極管的邏輯門(mén)電路 。 ● TTL電路的致命缺點(diǎn)是：功耗大，只能制造 SSI，MSI，而無(wú)法制作 LSI和 VLSI。隨著其工藝不斷進(jìn)步，無(wú)論在 工作速度 還是 驅(qū)動(dòng)能力 上，都已不比 TTL遜色。 條件開(kāi)關(guān) 輸入信號(hào)滿(mǎn)足一定條件時(shí)，門(mén)開(kāi)啟，允許信號(hào)通過(guò) 。 一、什么是門(mén)電路？ －－用來(lái)實(shí)現(xiàn) 基本 邏輯運(yùn)算和 復(fù)合 邏輯運(yùn)算的單元電路。 門(mén) （門(mén)電路是數(shù)字電路最為基本的邏輯單元） 167。 不同的門(mén)電路，輸出與輸入之間的邏輯關(guān)系也不同，如： 超大規(guī)模 大規(guī)模 小規(guī)模 中規(guī)模 二、數(shù)字 IC的分類(lèi) ： －－ (SSISmall Scale Integration)， 每片組件 內(nèi)包含 10100個(gè)元件 (或 1020個(gè)等效門(mén) )。 －－ (LSILarge Scale Integration)， 每片組件內(nèi) 含 1000100 000個(gè)元件 (或 1001000個(gè)等效門(mén) )。 邏輯門(mén) 觸發(fā)器 編碼器、譯碼器、 數(shù)據(jù)選擇器、加法器、 計(jì)數(shù)器、 移位寄存器 只讀存儲(chǔ)器、 隨機(jī)存取存儲(chǔ)器、 微處理器 、 專(zhuān)用數(shù)字信號(hào)處理器 ： （ 1）通用型中規(guī)模（ MSI），小規(guī)模（ SSI）集成邏輯件 。 （ 3）專(zhuān)用集成電路 ASIC 全定制 半定制 PLD PROM PLA PAL GAL CPLD FPGA 三、集成門(mén)的一般特性 電源電壓是多少？ 輸入和輸出的高、低電平對(duì)應(yīng)的電壓范圍是多少？ 抗干擾能力如何？－－噪聲容限 工作速度快不快？－－傳輸延遲時(shí)間 功耗大不大？ 帶負(fù)載能力是否強(qiáng)？－－扇入數(shù)和扇出數(shù) 電源特性： TTL: （ 1177。 CMOS : (3～ 18） V 輸入和輸出的高、低電平： TTL 高電平 低電平 ~5V，典型值 : 0V~，典型值 : CMOS 74HC: ≥ 74HC: ≤ 數(shù)據(jù)手冊(cè)一般給出四種邏輯電平參數(shù)： 輸入高電平的下限值： VIH(min) 輸入低電平的上限值： VIL(max) 輸出高電平的下限值： VOH(min) 低電平的上限值： VOL(max) VI Lmax VOHmin VIHmin VOLmax 輸 入 輸 出 VI Lmax VOHmin VIHmin VOLmax 輸入 輸出 噪聲容限： 定量說(shuō)明集成電路抗干擾能力的參數(shù) 在數(shù)字電路中，即使有噪聲電壓疊加在輸入信號(hào)的高、低電平上，只要噪聲電壓的幅度不超過(guò)允許的界限，輸出端的邏輯狀態(tài)就不會(huì)受到影響 。電路噪聲容限越大，抗干擾能力越強(qiáng)。 B Y2 amp。 ▲而提高數(shù)字電路的運(yùn)算精度，可以通過(guò)增加 數(shù)字信號(hào)的位數(shù) 達(dá)到。 輸入 tw tr 10% 50% 90% tf tr：上升時(shí)間 tf：下降時(shí)間 tw：脈沖寬度 輸出 tPHL tPLH 上升沿 下降沿 tPHL：導(dǎo)通傳輸時(shí)間 tPLH：截止傳輸時(shí)間 平均傳輸延遲時(shí)間 （ Propagation
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1