【正文】 功能塊級模擬：加法器 、 計數器 、 存儲器等 – 門級模擬：基本邏輯單元：門 、 觸發(fā)器等 – 開關級模擬：晶體管：后仿真 電路模擬 ? 電路設計 ：根據電路性能確定電路結構和元件參數， 沒有自動設計軟件 ， 設計人員根據電路性能要求 ，初步確定電路結構和元件參數 ， 利用電路模擬軟件進行模擬分析 ， 判斷修改 。 END ARCHITECTURE arch。 END IF。 q0 =bit39。 q1 =bit39。139。 END ENTITY count； ARCHITECTURE arch of count IS count實體的結構體 BEGIN count_up : PROCESS(clock) 進程體 count_up VARIABLE count_value: Natural : =0。 PORT(clock : IN Bit。 對應一個實體說明可以有多個結構體 ， 不同的實現方案 。 ?實體外觀 – 實體說明：實體命名，實體與外部環(huán)境的接口描述，未涉及其內部行為及結構。 大規(guī)模電路的出現 : 邏輯圖 、 布爾方程不太適用 ,需要在更高層次上描述系統 ， 出現多種 HDL語言 ， 為便于信息交換和維護 ， 出現工業(yè)標準 。 ? ICCAD系統介入了包括系統功能設計、邏輯和電路設計以及版圖設計等在內的集成電路設計的各個環(huán)節(jié)。 ICCAD系統概述 ? ICCAD系統的發(fā)展 – 第一代 ： 60年代末：版圖編輯和檢查 – 第二代 ： 80年代初：原理圖輸入 、 邏輯模擬 – 第三代 ：從 RTL級輸入 ， 到包括行為仿真 、 行為綜合 、 邏輯綜合等功能 ? 流行的 CAD 系統 ： Cadence, Mentor Graphics, Viewlogic, Compass， Panda等 ? ICCAD系統的理想作用 ：實現完全的自動化設計 ， 設計出各種各樣的電路 ? ICCAD系統的實際作用 – 設計信息輸入 ： ?語言輸入編輯工具 ?高層次描述的圖形輸入工具： VHDL功能圖輸入 、邏輯圖 /電路圖輸入編輯 、 版圖輸入編輯 – 設計實現 ：綜合器 – 設計驗證 ：驗證系統 (電路 )功能 、 性能要求及設計規(guī)則要求 ? 模擬器進行模擬 （ 仿真 ） 分析 ? 設計規(guī)則的檢查 ? 整個設計過程就是把 高層次 的抽象描述 逐級向下 進行綜合、驗證、實現，直到物理級的低層次描述，即掩膜版圖。 微電子系統中物理層設計 ? 邏輯單元 ? 電路單元 ? 雙極型集成電路單元和 MOS數字電路單元 邏輯電路 完成各種邏輯運算和變換的電路 組成邏輯電路的基本單元是各種 門電路 ?晶體管 晶體管邏輯電路 (TTL) ?集成注入邏輯電路 (I2L) ?發(fā)射極耦合邏輯電路 (ECL) 雙極數字電路單元設計 用數字信號完成對數字量進行算術運算和邏輯 運算的電路稱為數字電路 TTL電路： 基本單元： 與非門 特點： 扇出系數較大 典型電路： 74系列集成電路（民品） 54系列集成電路（軍品） 相同的電路結構、邏輯功能，不同的工作環(huán)境溫度和電源工作允許的范圍。第五章 微電子系統設計 微電子系統設計 就是將算法理論、體系結構、電路物理實現自上而下的集成到一個芯片上的過程。 高級語言的行為級描述 系統仿真 邏輯綜合 物理層設計 (版圖設計 ) 網表提取、仿真 投片試制 流程： 電子系統芯片 微電子系統設計 把電子系統集中到一個芯片，包括軟件和硬件 。 ECL電路： 基本單元： 或非門、或門 特點： 速度快、邏輯功能、強扇出能力大 典型電路： 高速和超高速集成電路 缺點： 功耗大、抗干擾能力差 I2L電路： 基本單元： 非門 特點： 集成度高、功耗低、成本低 典型電路： VLSI 缺點： 速度較低 二、 MOS數字電路單元設計 NMOS電路： 基本單元： 非門 特點： 功耗低、速度快 典型電路： LSI和 VLSI CMOS電路： 特點： 輸入電阻高、功耗低、速度快、抗噪 聲能力強 第六章 集成電路計算機輔助設計 ICCAD就是將由人為主導，根據集成電路的指標要求進行總體設計，借助計算機幫助人工迅速而準確地完成設計任務。 ? 各設計階段相互聯系 ，例如，寄存器傳輸級描述是邏輯綜合的輸入，邏輯綜合的輸出又可以是邏輯模擬和自動版圖設計的輸入，版圖設計的結果則是版圖驗證的輸入。 系統描述與模擬： VHDL語言 ? VHDL語言出現背景 一 種 硬 件 描 述 語 言 （ hardware description language） ,廣義地說 ， 描述電子實體的語言：邏輯圖 ，電路圖 。 ? 通常指高層次設計階段描述硬件 ? HDL語言的特點 – 抽象地進行行為描述 – 結構化語言：可以描述電子實體的結構 – 多層次混合描述 – 既可被模擬，又可被綜合 ? 能提供 VHDL模擬器的公司 ： Cadence、 Mentor Graphics、 Viewlogic、 Synopsys等大型 EDA公司和CLSI、 ModelTechnology、 Vantage等專門公司 VHDL語言 ? 基本概念 ：描述硬件電路，可以抽象地表示電路的行為和結構（完成什么功能，怎樣組成） ? 作用 ： – 對 IC設計，支持從系統級到門和器件級的電路描述，并具有在不同設計層次上的模擬驗證機制 – 可作為綜合軟件的輸入語言，支持電路描述由高層向低層的轉換 VHDL語言的建模機制 一個硬件單元在 VHDL中看作一個設計實體。 ?實體功能 – 在 結構體 中實現 結構體：實體的輸入 輸出關系，實體的結構和行為描述。 ENTITY count IS 設計實體 count GENERIC (tpd : Time:=10ns)。 q1,q0: OUT Bit)。 BEGIN IF clock=39。 THEN Count_value :=(count_value+1) MOD 4。Val(count_value/2) AFTER tpd。Val(count_value MOD 2) AFTER tpd。 END PROCESS count_up 。 綜合 ? 概念 ：從設計的高層次向低層次轉換的過程，是一種自動設計的過程，一種專家系統。 ? 電路模擬 ：根據電路的拓撲結構和元件參數將電路問題轉換成適當的數學方程并求解 ， 根據計算結果檢驗電路設計的正確性 。到了 90年代，出現了 Altera公司的 Maxplus Ⅱ 等CPLD/FPGA工具軟件，人們可以用 Maxplus Ⅱ 在 PC機上設計由眾多標準邏輯芯片（如 74系列等）組成的電路原理圖，然后再用它直接進行波形圖仿真測試，觀察驗證電路在各種輸入情況下的輸出信號波形，及內部各點波形，并得到各點的延時信息，和電路“正?！?，“警告”，“出錯”等信息。整機中既可以使用CPLD/FPGA也可以制成 ASIC芯片（視批量大小而定）。 Maxplus Ⅱ 不僅支持原理圖輸入 ,而且還支持 VHDL、 Verilog HDL、以及 AHDL等文本輸入方式，是目前應用比較廣泛的可編程邏輯器件開發(fā)軟件。這無疑是（數字）電路設計史上最具革命性的飛躍。只要具備一定的硬件專門知識，就能隨心所欲地設計出功能十分強大的專用智能電路，實現了 “ 以軟代硬 ” 。 LIBRARY IEEE。 ENTITY decoder_se7v2 IS PORT( A: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 END decoder_se7v2。 WHEN 0001 = S =0110000。 WHEN 0011 = S =1111001。 WHEN 0101 = S =1011011。 WHEN 0111 = S =1110000。 WHEN 1001 = S =1110011。 WHEN 1011 = S =0011001。 WHEN 1101 = S =1001011。 WHEN OTHERS = S =0000000。 END PROCESS。 用 VHDL編輯的七段譯碼器仿真波形 S65SS4S32S1SS0VHDL基礎 一個完整的 VHDL程序，或者說設計實體，通常要求最低能為 VHDL綜合器所支持，并能作為一個獨立的設計單元，即元件的形式而存在的 VHDL程序。其中實體和結構體這兩個基本結構是必需的，他們可以構成最簡單的 VHDL程序。實體說明是對這個設計實體與外部電路進行接口的描述，它規(guī)定了設計單元的輸入輸出接口信號或引腳，是設計實體對外的一個通信界面。 實體語句結構如下： ENTITY 實體名 IS [GENERIC（ 類屬表 ） ； ] [PORT（ 端口表 ） ； ] END ENTITY 實體名； 例： ENTITY or2 IS