【正文】 四選一邏輯 A B D0 D1 D2 D3 G Y 常用組合邏輯門(mén) 輸入 輸出 門(mén)栓 選擇 G B A Y H X X H L L L D0 L L H D1 L H L D2 L H H D3 圖 313 四選一功能表 常用組合邏輯門(mén) 對(duì)全加器來(lái)說(shuō)，每位有 3個(gè)數(shù)相加：低位向本位之進(jìn)位，本位兩個(gè)加數(shù) Ai 和 Bi。它們?cè)谟?jì)算機(jī)組合邏輯電路中各自發(fā)揮著不同的作用。在三或非三態(tài)門(mén)二中，若 Sc=0，則門(mén)開(kāi)，S0=S1+S2+S3；若 Sc=1，則門(mén)關(guān)， S0輸出端呈高阻態(tài)。 圖 37 三與非三態(tài)門(mén) （一） （二） 基本組合邏輯門(mén) (2) 或非三態(tài)門(mén)：以 3個(gè)數(shù)據(jù)輸入端為例，邏輯符號(hào)如圖 38所示。S 2S 3；若 Sc=0，則門(mén)關(guān)， S0輸出端呈高阻態(tài)。在三與非三態(tài)門(mén)一中，若Sc=1，則門(mén)開(kāi)， S0=S1它有 3個(gè)輸入端， 1個(gè)輸出端，輸入與輸出的關(guān)系為 SSSS 3210 ??? 三或非門(mén)所實(shí)現(xiàn)的邏輯運(yùn)算是，只有當(dāng)三個(gè)輸入端全為 0時(shí)，輸出才是 1；在其他情況下，輸出都是 0。? 三與非門(mén)所實(shí)現(xiàn)的邏輯運(yùn)算是，只有當(dāng) 3個(gè)輸入端全為 1時(shí)，輸出才是 0；在其他情況下，輸出都是 1。它有 3個(gè)輸入端， 1個(gè)輸出端，輸入與輸出的關(guān)系為 SSSS3210 當(dāng)門(mén)關(guān)閉之后，它的輸出端與其后級(jí)電路的輸入端相當(dāng)于斷開(kāi)了，因而不會(huì)影響后級(jí)電路的工作。 基本三態(tài)邏輯門(mén) 基本三態(tài)邏輯門(mén)有兩種類(lèi)型，邏輯符號(hào)分別如圖 34(a)和 (b)所示。 10SS?圖 33 非門(mén)邏輯符號(hào) S0 S1 非門(mén)電路又稱(chēng)為反相器，它的輸出信號(hào)是對(duì)輸入信號(hào)的否定。它有一個(gè)輸入端 S1，一個(gè)輸出端 S0。 0 1 2 nS S S S? ? ? ? 或門(mén)電路輸出信號(hào)與輸入信號(hào)的邏輯關(guān)系是：僅當(dāng)各輸入信號(hào)全為 0時(shí)，輸出才為 0；在其他情況下，輸出都是 1。它有 n個(gè)輸入端和 1個(gè)輸出端，每個(gè)輸入端都是等價(jià)的。?圖 31 與門(mén)邏輯符號(hào) S0 S1 . . . Sn … 與門(mén)電路輸出信號(hào)與輸入信號(hào)的邏輯關(guān)系是：僅當(dāng)各輸入信號(hào)全為 1時(shí)，輸出才為 1；在其他情況下，輸出都是 0。 它有 n個(gè)輸入端和 1個(gè)輸出端， 每個(gè)輸入端是等價(jià)的 。這些電路的邏輯符號(hào)有多種表示，我們選其中比較簡(jiǎn)單、比較原始的一種，因?yàn)檫@種表示方式容易理解。一般來(lái)說(shuō)，使用基本的門(mén)電路可以組合出各種復(fù)雜的邏輯門(mén)電路，甚至是記憶電路、時(shí)鐘電路。當(dāng)然，究竟由哪些門(mén)電路、多少門(mén)電路來(lái)組合成我們需要的組合邏輯門(mén)電路，這是根據(jù)電路的功能決定的。 在正常工作環(huán)境下，計(jì)算機(jī)系統(tǒng)中的時(shí)鐘頻率有 3種：一種是 CPU內(nèi)部的工作頻率，稱(chēng)為主頻；一種是 CPU之外的主板上的工作頻率，稱(chēng)為外頻，更一般的說(shuō)法是系統(tǒng)時(shí)鐘；第三種是接口中使用的時(shí)鐘。 時(shí)鐘電路 時(shí)鐘信號(hào)是計(jì)算機(jī)所有操作信號(hào)的來(lái)源和驅(qū)動(dòng)源，并且使計(jì)算機(jī)各部件的操作 (通過(guò)操作信號(hào) )同步有序地進(jìn)行，所有操作信號(hào)都取自某個(gè)時(shí)鐘信號(hào)的前沿或后沿，而終止于后面某個(gè)時(shí)鐘信號(hào)的前沿或后沿。時(shí)序的含義就是各電脈沖信號(hào)出現(xiàn)的時(shí)間順序，即什么時(shí)候、哪個(gè)電脈沖出現(xiàn)，該電脈沖完成什么操作。 時(shí)序電路 時(shí)序電路是由邏輯門(mén)電路與記憶電路復(fù)合組成的。 輸出端輸出的無(wú)疑是所存儲(chǔ)的數(shù)據(jù)信息 。 這類(lèi)電路有兩種信號(hào)輸入端 ， 一種信號(hào)輸出端 。 使用門(mén)電路 ， 可以組成具有各種不同功能且十分復(fù)雜的邏輯電路 。 相對(duì)于瞬態(tài)來(lái)說(shuō) ， 這個(gè)時(shí)間比較長(zhǎng) 。 瞬態(tài)的概念是指信號(hào)由 0變到 1(或由 1變到 0)的變化狀態(tài)；相對(duì)于穩(wěn)態(tài)來(lái)說(shuō) ， 這個(gè)時(shí)間非常短暫 。 它不具有記憶功能 。 后面所講的邏輯函數(shù)，一般都是按照這里所說(shuō)的方法構(gòu)造出來(lái)的。 (2)逐一寫(xiě)出函數(shù)之值為 1的那些行的最小項(xiàng)。反復(fù)這樣做，最后就能得到一個(gè)最小項(xiàng)表達(dá)式。 (2)反復(fù)運(yùn)用乘對(duì)加的分配率，脫去括號(hào)，直到最后得到一個(gè)與或表達(dá)式。 這里不去嚴(yán)格地證明這個(gè)定理，只給出將函數(shù)展開(kāi)成最小項(xiàng)之和的步驟，以及根據(jù)真值表如何寫(xiě)出函數(shù)的最小項(xiàng)表達(dá)式。 邏輯函數(shù)的最小項(xiàng)表示 性質(zhì) 3： n個(gè)變量的全體最小項(xiàng)之和為 1。 性質(zhì) 2：設(shè) mi 和 mj 是變量 A A … 、 An的兩個(gè)最小項(xiàng)，若 i≠j，則 mi因?yàn)闃?gòu)成最小項(xiàng)的 n個(gè)因子中的任何一個(gè)因子都有，且只有兩種取值，即 Ai 和 Ai 。 1. 最小項(xiàng) 設(shè) A A … 、 An是 n 個(gè)變量， P 為 n個(gè)因子的乘 邏輯函數(shù)的最小項(xiàng)表示 積，若 P 中這 n 個(gè)變量中的每一個(gè)都以原變量 Ai或反變量 Ai 的形式出現(xiàn)一次且僅出現(xiàn)一次，則稱(chēng) P是這 n個(gè)變量中的一個(gè)最小項(xiàng)。最簡(jiǎn)單的與或表達(dá)式有兩個(gè)標(biāo)準(zhǔn)：乘積項(xiàng)應(yīng)該是最少的；在滿(mǎn)足此條件下，要求每一個(gè)乘積項(xiàng)中變量最少。然而對(duì)于不同類(lèi)型的表達(dá)式來(lái)說(shuō)，簡(jiǎn)單的標(biāo)準(zhǔn)實(shí)際上是不同的。 邏輯函數(shù)的最小項(xiàng)表示 ? 由于表達(dá)式不同，實(shí)現(xiàn)相等邏輯函數(shù)的電路各不相同，因而使用的元件數(shù)量也不同。化簡(jiǎn)的結(jié)果均采用與或表達(dá)式。此處只介紹代數(shù)化簡(jiǎn)法。由于每個(gè)邏輯表達(dá)式是和一個(gè)邏輯電路相對(duì)應(yīng)的，因此表達(dá)式的化簡(jiǎn)也就是減少實(shí)現(xiàn)它的電路所用元件?！弊?yōu)椤埃?、?1”變?yōu)椤?0”、“ 0”變?yōu)椤?1”，原變量變?yōu)榉醋兞?、反變量變?yōu)樵兞浚煤瘮?shù)即為 ，這就是反演規(guī)則。將邏輯函數(shù) F中所有的“＋”變?yōu)椤? （ 3）反演規(guī)則。如果兩個(gè)邏輯函數(shù)相等，那么他們的對(duì)偶式也相等，這就是布爾代數(shù)中的對(duì)偶規(guī)則。”變?yōu)椤埃?、“＋”變?yōu)椤?0 ?A11 ??A 布爾代數(shù)的基本公式 （ 2）對(duì)偶規(guī)則。 ?AA 01律： AA??0AA?重疊律： AAA ??AAA ?包含律： CABACBCABA ??反演律： BABA ? ? BABAA ? ? ABAA ??? ? CABACBA ?? ? ? ? CBACBA ?????分配律： ? ?? ?CABACBA ???? ?結(jié)合律： ? ? ? ?CBACBA 布爾代數(shù)的基本公式 （ 1）基本公式 變換律： ABBA ??? ABBA 在一個(gè)邏輯函數(shù)中 ， 如果存在多種邏輯運(yùn)算 ， 其優(yōu)先順序是非 、 與 、 或 ， 即非的運(yùn)算級(jí)別最高 ， 與次之 ， 或的運(yùn)算級(jí)別最低 。） 、 或 （ 邏輯加 ， 運(yùn)算符號(hào) +） 、 非 （ 求反 ， 運(yùn)算符號(hào) ） 。 布爾代數(shù)是邏輯電路十分重要的分析和設(shè)計(jì)工具 。 它是英國(guó)的喬治 實(shí)現(xiàn)邏輯函數(shù)的電路稱(chēng)為邏輯電路 。 具有這兩個(gè)可能值的變量就稱(chēng)為邏輯變量 。 第 3章 邏輯函數(shù)和邏輯電路 ? 邏輯變量和邏輯函數(shù)的概念 ? 布爾代數(shù)的基本公式 ? 邏輯函數(shù)的代數(shù)化簡(jiǎn) ? 邏輯函數(shù)的 最小項(xiàng)表示 ? 邏輯電路的分類(lèi) 邏輯變量和邏輯函數(shù) 二進(jìn)制碼有兩種可能的值 ， 即 1和 0。 第 3章 邏輯函數(shù)和邏輯電路 （時(shí)間： 4次課， 8學(xué)時(shí)） 第 3章 邏輯函數(shù)和邏輯電路 本章介紹布爾代數(shù)的基本知識(shí)以及它在邏輯電路分析和設(shè)計(jì)中的應(yīng)用 。 此外 ， 還將介紹計(jì)算機(jī)中常用的一些其他有關(guān)電路 。 如果賦予他們邏輯屬性 ， 可以把其中之一定義為 “ 是 ” （ 或“ 有 ” 、 “ 真 ” ） ， 那么另一個(gè)值就可以定義為“ 非 ” （ 或 “ 無(wú) ” 、 “ 假 ” ） 。 描述邏輯變量關(guān)系的函數(shù)稱(chēng)為邏輯函數(shù) 。以代數(shù)形式對(duì)邏輯變量和邏輯函數(shù)進(jìn)行描述 、 分析和運(yùn)算的數(shù)學(xué)工具是邏輯代數(shù) 。布爾于 1849年提出的 ， 故也稱(chēng)為布爾代數(shù) 。 布爾代數(shù)的基本公式 我們已經(jīng)知道 ， 布爾代數(shù)有三種基本邏輯操作 ， 就是與 （ 邏輯乘 ， 運(yùn)算符號(hào) 有了這三種基本邏輯操作 ， 就可以構(gòu)造出任何邏輯函數(shù)來(lái) 。 當(dāng)然可以用括號(hào)來(lái)改變運(yùn)算優(yōu)先次序 。 ???吸收律： ABAA ?? 第二吸收律： BABAA ??? ??BABA ?? ????? ? ? ?? ? ? ? ? ?CABACBCABA ?????? 互補(bǔ)律： 1?? AA010將一個(gè)邏輯函數(shù)中所有的“ ”、“ 1”變?yōu)椤?0”、“ 0”變?yōu)椤?1”，而保持原變量不變，那么得到新的函數(shù)式便是原來(lái)函數(shù)的對(duì)偶式。其實(shí)，分析上述 11對(duì)布爾代數(shù)基本公式即可發(fā)現(xiàn)，每對(duì)公式的兩個(gè)等式是互為對(duì)偶關(guān)系的，只要對(duì)其中一個(gè)公式運(yùn)用對(duì)偶規(guī)則，便可得到另一個(gè)公式。反演規(guī)則是反演律的推廣。”、“ 邏輯函數(shù)的代數(shù)化簡(jiǎn) 將一個(gè)邏輯函數(shù)變成一個(gè)形式更簡(jiǎn)單、與之等效的邏輯函數(shù)，稱(chēng)為化簡(jiǎn)。有兩種常用的化簡(jiǎn)方法：代數(shù)化簡(jiǎn)法和卡諾圖化簡(jiǎn)法。代數(shù)化簡(jiǎn)法是直接利用布爾代數(shù)的公式和規(guī)則進(jìn)行化簡(jiǎn)的一種方法。 例：化簡(jiǎn)邏輯函數(shù) DCBCABAF ???BC DBCCAAB ???? )()()( BC DBCCAAB ????BCCAAB ??? )(CAAB?? 邏輯函數(shù)的代數(shù)化簡(jiǎn) 例：化簡(jiǎn)邏輯函數(shù) BACBCBBAF ????)()( CCBACBAACBBA ??????CBABCACBACBACBBA ??????)()()( BCACBACBACBCBABA ??????CACBBA ???例：化簡(jiǎn)邏輯函數(shù) ))()()(( FECADBDABAAF ???????))(( DBDAA ???)( DBAD ??AD? 邏輯函數(shù)的代數(shù)化簡(jiǎn) 根據(jù)上述示例可知，化簡(jiǎn)一個(gè)與或表達(dá)式，經(jīng)常用到的方法是合并項(xiàng)、吸收、消去和配項(xiàng)。顯然，表達(dá)式越簡(jiǎn)單，電路所使用的元件也就越少。這里只針對(duì)與或表達(dá)式來(lái)談?wù)摶?jiǎn)問(wèn)題，因?yàn)樗哂械湫鸵饬x。 ? 下面介紹關(guān)于函數(shù)的最小項(xiàng)表示問(wèn)題。顯然對(duì) n個(gè)變量來(lái)說(shuō)，最小項(xiàng)共有 2n個(gè)。 2. 最小項(xiàng)的性質(zhì) 性質(zhì) 1：對(duì)于任意一個(gè)最小項(xiàng)，只有一組變量的取值使得它的值為 1，并且最小項(xiàng)不同，使得它取 1的那一組變量的取值也不相同。 mj=0。 3. 函數(shù)的最小項(xiàng)表達(dá)式 定理： n個(gè)變量的任何一個(gè)邏輯函數(shù)，都可以展開(kāi)成一組最小項(xiàng)之和，并且這種展開(kāi)是唯一的。 1)將函數(shù)展開(kāi)成最小項(xiàng)之和的步驟 (1)反復(fù)運(yùn)用反演規(guī)則，層層脫去反號(hào)，直到得到一個(gè)只在單個(gè)變量上有反號(hào)的表達(dá)式。 (3)在與或表達(dá)式中，若某一項(xiàng)缺少變量 Ai，則用乘 邏輯函數(shù)的最小項(xiàng)表示 這一項(xiàng)，并將其展開(kāi)成兩項(xiàng)。 2)根據(jù)真值表，寫(xiě)出函數(shù)的最小項(xiàng)表達(dá)式 (1)只考慮真值表中使函數(shù)之值為 1的那些行。 (3)所有寫(xiě)出的這些最小項(xiàng)之或便是所求函數(shù)的最小項(xiàng)表達(dá)式。 邏輯電路分類(lèi) ? 門(mén)電路 ? 記憶電路 ? 時(shí)序電路 ? 時(shí)鐘電路 門(mén)電路 門(mén)電路有一個(gè)或多個(gè)輸入端 ， 有一個(gè)或多個(gè)輸出端 。 在穩(wěn)定狀態(tài)下 ， 任何時(shí)刻、 任何一個(gè)輸出端的輸出信號(hào)就是當(dāng)時(shí)所有輸入信號(hào)的函數(shù) 。 所謂穩(wěn)態(tài) ， 就是信號(hào)穩(wěn)定在 1(或穩(wěn)定在 0)的狀態(tài) 。 門(mén)電路常用來(lái)傳送信息或加工信息 ， 而信息的加工是在信息的傳送過(guò)程中進(jìn)行的 。 記憶電路 記憶電路又叫存儲(chǔ)電路 ， 它有記憶功能 。 兩種信號(hào)輸入端之一是數(shù)據(jù)輸入端 ， 另