【正文】 ， 保證了輸出序列的質(zhì)量 。 如果序列很長的話， 整個設(shè)計過程是非常繁瑣的， 而且輸出信號有可能出現(xiàn)毛刺。 很多有關(guān)脈沖與數(shù)字邏輯電路設(shè)計的書籍中都介紹了任意序列產(chǎn)生器的結(jié)構(gòu)設(shè)計， 如移存型序列產(chǎn)生器和計數(shù)器型序列產(chǎn)生器。 利用 m序列產(chǎn)生器可以很容易地構(gòu)造出 Gold碼產(chǎn)生器 ， 篇幅所限 ， 這里就不詳細介紹了 ， 感興趣的讀者可參閱有關(guān)文獻 。 圖 該電路的仿真波形 。 圖中還給出了 “ A、 B、 C、 D”四個節(jié)點的波形， 從這些點均可得到同一 m序列， 只是序列的初始相位不同。 在系統(tǒng)清零后， D觸發(fā)器輸出狀態(tài)均為低電平， 為了避免 m序列產(chǎn)生器輸出 “ 全 0”信號， 圖 “ 模二加 ”運算后添加了一個“非門”， 這與圖 SSRG典型結(jié)構(gòu)稍有不同。 反饋系數(shù) “ 45”是一個八進制數(shù)， 轉(zhuǎn)換為二進制數(shù)為 “ 100101”， 這就是特征多項式的系數(shù)， 對于 SSRG結(jié)構(gòu)， 特征多項式系數(shù)的取值為 C5=C2=C0=1, C4=C3=C1=0 對于 MSRG結(jié)構(gòu) ， 特征多項式系數(shù)的取值為 D5=D3=D0=1, D4=D2=D1=0 第 8章 FPGA電路設(shè)計實例 表 m序列產(chǎn)生器反饋系數(shù)表 寄存器級數(shù)廠 m序列長度 m序列產(chǎn)生器反饋系數(shù) 3 7 13 4 15 23 5 3l 45， 67， 75 6 63 103， 147， 155 7 127 203， 211， 217， 235， 277， 313， 325， 345， 367 8 255 435， 453， 537， 543， 545， 551， 703， 747 9 511 1021， 1055， 1131， t157， 1167， 1175 10 1023 2022， 2033， 2157， 2443， 2745， 3471 ll 2047 4005， 4445， 5023， 5263， 6211， 7363 12 4095 10123， 11417， 12515， 13505， 14127， 15053 ： 13 8191 20223， 23261， 24633， 30741， 32535， 37505 第 8章 FPGA電路設(shè)計實例 寄存器級數(shù) r m序列長度 m序列產(chǎn)生器反饋系數(shù) 14 16383 42103， 51761， 55753， 60153， 71147， 67401 15 32767 100003， 110013， 120265， 133663， 142305， 164705 16 65535 210013， 233303， 307572， 311405， 347433， 375213 17 131071 400011， 411335， 444257， 527427， 646775， 714303 18 262143 1000201， 1000241， 1025711， 1703601 19 524287 2022047， 2020471， 2227023， 2331067， 2570103， 3610353 20 1048575 4000011， 4001051， 4004515， 600003l 第 8章 FPGA電路設(shè)計實例 根據(jù)特征多項式的系數(shù)可以構(gòu)造出該 m序列， 圖 SSRG結(jié)構(gòu)的 m序列產(chǎn)生器電路。 表 m序列的反饋系數(shù) ， 這些反饋系數(shù)實際上就是 m序列特征多項式系數(shù)的八進制表示 。 這些系數(shù)的取值為 “ 1”或 “ 0”， “ 1”表示該反饋支路連通， “ 0”表示該反饋支路斷開。 m序列產(chǎn)生器的結(jié)構(gòu)主要分為兩類， 一類稱為簡單型碼序列發(fā)生器（ SSRG, Simple Shift Register Generator）， 另一類稱為模塊型碼序列發(fā)生器（ MSRG, Modular Shift Register Generator）。 第 8章 FPGA電路設(shè)計實例 m序列又稱為最長線性反饋移位寄存器序列， 該序列具有很好的相關(guān)性能， 所以在直接序列擴頻系統(tǒng)中應(yīng)用十分廣泛。 因此， 偽隨機序列產(chǎn)生器是擴頻系統(tǒng)的核心單元。第 8章 FPGA電路設(shè)計實例 第 8章 FPGA電路設(shè)計實例 m序列產(chǎn)生器 任意序列產(chǎn)生器 數(shù)字相關(guān)器 漢明距離的電路計算 交織編碼器 直接數(shù)字頻率合成 誤碼率在線測試 第 8章 FPGA電路設(shè)計實例 m序列產(chǎn)生器 在擴展頻譜通信系統(tǒng)中， 偽隨機序列起著十分關(guān)鍵的作用。 在直接序列擴頻系統(tǒng)的發(fā)射端， 偽隨機序列將信息序列的頻譜擴展， 在接收端， 偽隨機序列將擴頻信號恢復(fù)為窄帶信號， 進而完成信息的接收。 在實際的擴頻通信系統(tǒng)中， 偽隨機序列一般用二進制序列表示， 每個碼片（即構(gòu)成偽隨機序列的元素）只有 “ 1”和 “ 0”兩種取值， 分別對應(yīng)電信號的高電平和低電平。 m序列的產(chǎn)生比較簡單， 可以利用 r級移位寄存器產(chǎn)生長度為 2r1的 m序列。 第 8章 FPGA電路設(shè)計實例 圖 ， 其中 (Cr, C r1, ..., C0)和 (D0, D1, ..., Dr)為反饋系數(shù)， 也是特征多項式系數(shù)。 第 8章 FPGA電路設(shè)計實例 圖 m序列產(chǎn)生器的兩種結(jié)構(gòu) a1a2arar － 1…＋……C0C1C2Cr － 1 Cr＋＋＋( a )b1b2brbr － 1…D0D1Dr － 1Dr＋ ＋D2＋…( b )第 8章 FPGA電路設(shè)計實例 r級移位寄存器的反饋路徑由 m序列的特征多項式?jīng)Q定 ， 對于 SSRG結(jié)構(gòu) ， m序列特征多項式的一般表達式為 fSSRG(x) =Grxr+Cr1xr1+...+C3x3+C2x2+C1x1+C0x0 （ 81） 對于 MSRG結(jié)構(gòu) ， m序列特征多項式的一般表達式為 fMSRG(x) =D0xr+D1xr1+...+Dr3x3+Dr2x2+Dr1x1+Drx0 （ 82） 第 8章 FPGA電路設(shè)計實例 可以看出 ， SSRG結(jié)構(gòu)的特征多項式系數(shù) (Cr, Cr1, ..., C0)與 MSRG結(jié)構(gòu)特征多項式系數(shù) (D0, D1, ..., Dr)之間的對應(yīng)關(guān)系為 Ci=Dri, 其中 i=0, 1, 2, ..., r 特征多項式系數(shù)決定了一個 m序列的特征多項式 ， 同時也就決定了一個 m序列 。 第 8章 FPGA電路設(shè)計實例 例如想要產(chǎn)生一個碼長為 31的 m序列， 碼序列產(chǎn)生器的寄存器級數(shù)為 5， 從表 “ 4 6 75”三個反饋系數(shù)， 可從中選擇反饋系數(shù) “ 45”來構(gòu)成m序列產(chǎn)生器。 在這里， 利用 D觸發(fā)器級聯(lián)的方式完成移位寄存器的功能。 圖 ， “ CLRN”為系統(tǒng)清零端（低電平有效）， “ CLK”為輸入時鐘， “ OUT”為 m序列輸出端口。 第 8章 FPGA電路設(shè)計實例 圖 SSRG結(jié)構(gòu)的 m序列產(chǎn)生器 QDP R NC LR NQDP R NC LR NQDP R NC LR NQDP R NC LR NQDP R NC LR NV C CIN P U TO U T P UTV C CIN P U TC L R NC L KV C COUTC2A B C DC5a5a4a3a2a1C0第 8章 FPGA電路設(shè)計實例 圖 SSRG結(jié)構(gòu) m序列產(chǎn)生器的仿真波形 OUTDCBAC LKC LR NN a m e : V a l u e :00000001 . 0 ? s 2 . 0 ? s 3 . 0 ? s 4 . 0 ? s 5 . 0 ? s第 8章 FPGA電路設(shè)計實例 圖 MSRG結(jié)構(gòu)實現(xiàn)的 m序列產(chǎn)生器 ， 圖中在每個 D觸發(fā)器的輸出端口上加了一個 “ 非門 ” ， 使系統(tǒng)清零后各級 D觸發(fā)器的初始狀態(tài)均為高電平 ， 這樣做同樣可以避免輸出 “ 全 0”情況的出現(xiàn) 。 第 8章 FPGA電路設(shè)計實例 圖 MSRG結(jié)構(gòu)的 m序列產(chǎn)生器 QDP R NC L R NQDP R NC L R NQDP R NC L R NQDP R NC L R NQDP R NC L R NV CCIN P U TO U T P UTV CCIN P U TC L R NC L KV C COUTb5b4b3b2b1D0D5D3第 8章 FPGA電路設(shè)計實例 圖 MSRG結(jié)構(gòu) m序列產(chǎn)生器的仿真波形 OUTC LKC LR NN a m e : V a l u e :1101 . 0 ? s 2 . 0 ? s 3 . 0 ? s 4 . 0 ? s 5 . 0 ? s第 8章 FPGA電路設(shè)計實例 m序列雖然有很好的偽隨機性和相關(guān)特性 ， 但是數(shù)量太少 ， 而基于 m序列產(chǎn)生的 Gold碼繼承了 m序列的許多優(yōu)點 ， 更重要的是 Gold碼序列的數(shù)量較多 ， 因此廣泛應(yīng)用于擴頻通信系統(tǒng)中 。 第 8章 FPGA電路設(shè)計實例 任意序列產(chǎn)生器 m序列產(chǎn)生器的結(jié)構(gòu)可由特征多項式得到， 但對于非 m序列的產(chǎn)生電路的設(shè)計就比較復(fù)雜。 這些方法雖然能夠以最少的硬件產(chǎn)生所需的序列， 但在設(shè)計時需要寫出狀態(tài)轉(zhuǎn)移表， 并通過組合邏輯運算產(chǎn)生所需序列。 第 8章 FPGA電路設(shè)計實例 利用 FPGA器件產(chǎn)生任意序列有很多種方法 ， 上面提到的移存型和計數(shù)器型序列產(chǎn)生器的設(shè)計方法當然是可行的 ， 但在這里將介紹一種存儲型任意序列產(chǎn)生器的設(shè)計方法 。 第 8章 FPGA電路設(shè)計實例 存儲型任意序列產(chǎn)生器就是將所需的序列事先存儲到序列產(chǎn)生器中 ， 序列產(chǎn)生器在時鐘的激勵下將存儲的序列循環(huán)輸出 。 “ 00110000011111011010100100010111”是一個長度為 32位的偽隨機序列 ， 下面就分別利用移位寄存器和查找表設(shè)計該序列的產(chǎn)生器 。 32位數(shù)據(jù)放在寄存器的輸入端口上， 其中 “ 0”接 “ GND”， 為低電平信號， “ 1”接 “ VCC”， 為高電平信號。 圖 。 “ lpm_rom”的參數(shù)設(shè)置為 LPM_WIDTH＝ 1 LPM_WIDTHAD＝ 5 LPM_FILE＝ e:\max2work\ 在 “ ”文件中， 從 32位序列“ 00110000011111011010100100010111”的 MSB到 LSB依次對應(yīng)地址 “ 00000～ 11111”。 第 8章 FPGA電路設(shè)計實例 圖 基于查找表的 32位任意序列產(chǎn)生器 LD NABCDEFGHGNDNUPS ET NC LR NC LKQAQBQCQDQEQFQGC O U TU P /