eda課程設計——基于vhdl語言的數(shù)字時鐘設計-展示頁
2025-01-25 04:54本頁面
【正文】 控制。（5）調(diào)時控制模塊該模塊主要用于調(diào)節(jié)時、分顯示，用于“對表”。顯示模塊結構框圖調(diào)時控制模 塊整點報時模 塊數(shù)字時鐘分計時模塊時計時模塊秒計時模塊三、 設計過程模塊化設計（1）秒計時模塊秒計時模塊由一個60位計數(shù)器為主體構成，其輸入輸出端口組成為：Clk：計時時鐘信號Reset：異步清零信號Setmin：分鐘設置信號Enmin：使能輸出信號Daout[6:0]：BCD碼輸出（2）分計時模塊分計時模塊由一個60位計數(shù)器為主體構成，其輸入輸出端口組成為：Clk、clk1：計時時鐘信號Reset：異步清零信號Sethour：小時設置信號Enmin：使能輸出信號Daout[6:0]：BCD碼輸出（3）時計時模塊時計時模塊由24位計數(shù)器為主體構成，其輸入輸出端口組成為：Clk：計時時鐘信號Reset：異步清零信號Daout[6:0]：BCD碼輸出（4）顯示模塊系統(tǒng)時間輸出由六個七段數(shù)碼管顯示。整點報時是根據(jù)分的A、B輸出同時為0時，整點報時模塊輸出高電平控制報時。二、設計原理及框圖設計原理系統(tǒng)框圖由六個模塊組成，分別為：秒、分、時計數(shù)模塊，整點報時模塊，LED動態(tài)顯示掃描模塊，調(diào)時控制模塊組成。電路有整點報時功能。一、設計要求 1二、設計原理及框圖 1設計原理 1結構框圖 1三、 設計過程 2模塊化設計 2頂層文件生成 3四、仿真調(diào)試過程 4各模塊時序仿真圖 4仿真過程中遇到的問題 5五、設計體會及收獲 5一、設計要求穩(wěn)定的顯示時、分、秒。當電路發(fā)生走時誤差時，要求電路有校時功能。報時聲響為四低一高，最后一響高音正好為整點。其工作原理是:基準脈沖輸入信號同時加到秒、分、時、分隔符的脈沖輸入端，采用并行計數(shù)的方式，秒的進位接到分的使能端上，秒的使能借到分隔符的使能上，分得接到時的使能端上，完成秒、分、時和分隔符的循環(huán)計數(shù)。LED顯示掃描模塊根據(jù)輸入的掃描信號CKDSP輪流選通秒、分、時、分隔符的8位八段數(shù)碼管，LED顯示譯碼器完成計數(shù)器輸出的BCD的譯碼。顯示的數(shù)據(jù)是各計時模塊給出的BCD碼。（6）整點報時模塊在時鐘整點的時候產(chǎn)生揚聲器驅動信號。當contr_en 為高電平時，將輸入信號clk 送到輸出端speak 用于驅動揚聲器，同時在clk 的控制下，輸出端lamp[2..0]進行循環(huán)移位。頂層文件生成前面已經(jīng)完成了電子時鐘電路的各個組成部分的設計，下面把這些組成部分組裝起來，形成完整的總體設計。 各個輸入/ 輸出端口的作用如下： （1） clk 為外部時鐘信號，其頻率為1Hz，reset 為異步清零信號. （2） sethour 和setmin分別為調(diào)時調(diào)分脈沖輸入信號 ，當en_set為高電平時，每來一個sethour 脈沖或setmin脈沖，時、分輸出將分別加1； （3） second[6...0]為秒的個位和十位BCD 碼輸出，min[6…0]為分鐘的個位和十位BCD 碼輸出，hour[6...0]為小時的個位和十位BCD 碼輸出，它們最終中用來驅動七段數(shù)碼管，lamp[2...0]為花樣顯示輸出信號，speak 為整點報時揚聲器驅動信號 四、仿真調(diào)試過程各模塊時序仿真圖（1）秒計數(shù)器仿真圖（2）分計數(shù)器仿真圖（3）時計數(shù)器仿真圖（4）整點報時仿真圖（5）調(diào)時調(diào)分仿真圖（6）LED顯示譯碼仿真圖仿真過程中遇到的問題（1）由于距離學習EDA技術課程的時間較長，遺忘了部分課程內(nèi)容，對仿真軟件不熟悉造成多次仿真失敗。（2）因為仿真過程中對各部分時序波形應采取什么樣的激勵波形不清楚，給仿真過程帶來了較大的麻煩。五、設計體會及收獲本次課程設計我做出的數(shù)字時鐘能夠正確的進行整點報時，顯示時間，
法律信息相關推薦
鄂ICP備17016276號-1