【正文】 、除法運(yùn)算等最終都能歸結(jié)為加法運(yùn)算 [1]。 2022 年 6 月，國務(wù)院下發(fā)了《鼓勵軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策》， 引導(dǎo)、鼓勵資金、技術(shù)和人才等資源投向集成電路產(chǎn)業(yè)。 到目前為止我國已經(jīng)成為世界電子信息產(chǎn)品的主要生產(chǎn)國，對集成電路需求的增長是非常驚人的，而我們國內(nèi)在這方面的供應(yīng)能力顯示出明顯不足。而集成電路作為現(xiàn)代信息產(chǎn)業(yè)和信息社會的基礎(chǔ)，是改造和提升傳統(tǒng)產(chǎn)業(yè)的核心技術(shù)。 Low Power 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） III 目 錄 摘 要 ................................................................... I Abstract ............................................................... II 1. 緒論 ................................................................ 1 加法器研究背景及意義 ............................................. 1 本論文的主要工作內(nèi)容 ............................................. 2 2. 基本加法器 ......................................................... 3 加法器 ........................................................... 3 半加器 ..................................................... 3 全加器 ..................................................... 4 串行進(jìn)位加法器 ................................................... 5 進(jìn)位選擇加法器 ................................................... 6 進(jìn)位旁路加法器 ................................................... 6 進(jìn)位保留加法器 ................................................... 7 超前進(jìn)位加法器 ................................................... 8 本章小結(jié) ............................................................. 13 3. 超前進(jìn)位加法器設(shè)計(jì)及仿真 ........................................ 14 超前進(jìn)位加法器電路仿真實(shí)驗(yàn)環(huán)境 .................................. 14 超前進(jìn)位加法器電路仿真電路圖及仿真結(jié)果 .......................... 15 本章小結(jié) ............................................................. 24 4. 基于 2umCMOS 超前進(jìn)位加法器版圖設(shè)計(jì) ............................ 26 版圖設(shè)計(jì)規(guī)則 .................................................... 27 CMOS 的版圖繪制 ................................................. 31 本章小結(jié) ............................................................. 39 結(jié) 論 .................................................................. 41 致 謝 .................................................................. 42 參考文獻(xiàn) ............................................................... 43 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 1 1. 緒論 加法器研究背景及意義 人類社會的發(fā)展已經(jīng)進(jìn)入了信息時(shí)代，各種信息技術(shù)構(gòu)成了信息時(shí)代的基礎(chǔ)。 Highspeed。最后介紹了基于2μ mCMOS 工藝 MOSIS 版圖設(shè)計(jì)的規(guī)則，通過電路圖繪制出它的版圖，并對它的 版圖與電路圖進(jìn)行了一致性檢測，進(jìn)一步驗(yàn)證了設(shè)計(jì)的正確性。同時(shí)還介紹了制約超前進(jìn)位加法器速度的結(jié)構(gòu)參數(shù)因素。隨著微處理器的運(yùn)算速度越來越快，對快速加法器的需求也越來越高。在高性能微處理器和 DSP 處理器中，加法器的運(yùn)算時(shí)間至關(guān)重要。大多數(shù)超大規(guī)模集成電路（ Very Large Scale IC—VLSI）在日常生活中有著廣泛的應(yīng)用。蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） I 摘 要 20 世紀(jì)是 IC 迅速發(fā)展的時(shí)代。計(jì)算機(jī)等信息產(chǎn)業(yè)的飛速發(fā)展推動了集成電路（ Integrated Circuit—IC）產(chǎn)業(yè)。在這些廣泛應(yīng)用的運(yùn)算中，加法器是組成這些運(yùn)算的基本單元。加法器運(yùn)算常常處于高性能處理器運(yùn)算部件的關(guān)鍵路徑中，特別是在算術(shù)邏輯單元中加法器的運(yùn)算時(shí)間對處理器的速度起著決定性的作用。 本文首先介紹了幾種基本的加法器類型以及其工作原理，并重點(diǎn)分析了超前進(jìn)位加法器的組成結(jié)構(gòu)、結(jié)構(gòu)參數(shù)以及其工作原理。然后設(shè)計(jì)研究了 2 位超前進(jìn)位加法器，并重點(diǎn)分析了它的工作原理、系統(tǒng)結(jié)構(gòu)，并通過 tanner 軟件進(jìn)行仿真實(shí)驗(yàn)，從而驗(yàn)證了電路的準(zhǔn)確信 。 關(guān)鍵詞： CMOS 加法器 ； 高速 ； 超前進(jìn)位 ； 低功耗 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） II Abstract The 20th century is the era of rapid development of the IC . the blooming development of Computer Science has led to the growth of integrated circuit (IC) devices. Most of the Very Large Scale IC (VLSI) applications. In addition, among these widely used operations, the 1bit full adder is the building block of these operation modules. In highperformance microprocessors and DSP processor, the adder puting time is of the essence. Basically, the Adder puting were often the critical path in highperformance processors puting ponents, especially ALU adder plays a decisive role of the speed for puting time in the processor. Along with the speed booming of microprocessors, the high demand of highspeed adder es to the Technical and market staff table. Firstly, several basic types of adders is introduced in this assignment, as well as its working principle, and then the structure of CLA, CLA structural parameters are focused on the analysis, as well as its working principle. the CLA structural parameters factor of CLA constraints for speed improvement is introduced in this assignment. Then the design of a twoahead adder, and analyzed its working principle, system architecture, and simulation software by tanner to verify the circuit really sure. Finally, 2μ m CMOS twoahead adder the rules and layout problems are described in this assignment， the circuit diagram drawn twoahead adder circuit layout, and its layout was consistent with the circuit test. Keywords: COMS Adder。 Carry Lookahead。目前，與信息相關(guān)的計(jì)算機(jī)、微電子及通訊技術(shù)己經(jīng)成為推動社會進(jìn)步和國家發(fā)展的關(guān)鍵技術(shù)，而微電子技術(shù)又是信息技術(shù)的基礎(chǔ)，因此集成電路產(chǎn)業(yè)己經(jīng)成為整個(gè)電子信息產(chǎn)業(yè)的命脈。隨著全球信息化、網(wǎng)絡(luò)化和知識經(jīng)濟(jì)浪潮的到來，集成電路產(chǎn)業(yè)的地位越來越重要，它已成為事關(guān)國民經(jīng)濟(jì)、國防建設(shè)、人民生活和信息安全的基礎(chǔ)性、戰(zhàn)略性產(chǎn)業(yè)。發(fā)展中國的集成電路，成了中國政府產(chǎn)業(yè)政策的主導(dǎo)方向。 加法器作為各類集成電路模塊的核心部件，其重要性不可忽略。在算術(shù)邏輯單元（ ALU）完成的操作中， 邏輯操作是按位進(jìn)行，各位之間彼此無關(guān)，不存在進(jìn)位問題，這使得邏輯運(yùn)算速度很快，且是一個(gè)常數(shù)，不需進(jìn)行過多的優(yōu)化工作。因此，為了減少進(jìn)位傳輸所耗的時(shí)間，提高計(jì)算速度，人們設(shè)計(jì)了多種類型的加法器，然而高速、低耗加法器的設(shè)計(jì)一直是研究的熱點(diǎn)。長加法器優(yōu)化設(shè)計(jì)的主要目標(biāo)是高速、低耗、資源 （ 面積 ） 開銷小，其關(guān)鍵是構(gòu)思高速、高效的進(jìn)位算法與結(jié)構(gòu)。這些高速、高效的進(jìn)位方法一般都是在超前進(jìn)位基礎(chǔ)上的改進(jìn)或者混合進(jìn)位。再加之 CMOS 工藝技術(shù)的進(jìn)步，使之速度可以更進(jìn)一步得到提高。隨著便攜式 IC 產(chǎn)品例如 MP3 播放器，手機(jī)和掌上電腦等的廣泛使用，要求 IC 工程師對現(xiàn)有運(yùn)算模塊的性能作進(jìn)一步改進(jìn)，尤其是在電路的功耗和尺寸方面。因此，這使得研究低功耗高性能加法單元持續(xù)升溫。因?yàn)榧臃ㄟ\(yùn)算存在進(jìn)位問題，使得某一位計(jì)算結(jié)果的得出和所有低于它的位相關(guān)。它們都是利用各位之間的狀態(tài)來預(yù)先產(chǎn)生高位的進(jìn)位信號，從而減少進(jìn)位從低位向高位傳遞的時(shí)間?；谝陨侠碚摚诜抡鎸?shí)驗(yàn)部分采用數(shù)字設(shè)計(jì)方法進(jìn)行加法器電路設(shè)計(jì)，基于 Tspice 仿真器，進(jìn)行了超前進(jìn)位加法器的仿真，驗(yàn)證了超前進(jìn)位加法器的各種性能。 本文內(nèi)容安排： 第一章：概述 加法器研究背景及意義。其中詳細(xì)闡述了超前進(jìn)位加法器的組成結(jié)構(gòu)、結(jié)構(gòu)參數(shù)以及其工作原理。 第四章：根據(jù)第三章設(shè)計(jì)的電路圖繪制出它的版圖。 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 3 2. 基本加法器 加法器 數(shù)字電子計(jì)算機(jī)能進(jìn)行各種信息處理，其中最常用的是各種算數(shù)運(yùn)算。能實(shí)現(xiàn)二進(jìn)制加法運(yùn)算的邏輯電路稱為加法器 [2]。實(shí)現(xiàn)半加運(yùn)算的電路叫做半加器（ Half Adder），簡稱 HA。 圖 （ a）是基于 NAND2 門設(shè)計(jì)的半加器，而圖 （ b）是基于 NOR 的設(shè)計(jì)。 圖 （ a） NAND2 邏輯 圖 （ b）基于 NOR 的電路 蘭州交通大學(xué)畢業(yè)設(shè)計(jì)（論文） 4 全加器 在實(shí)際作二進(jìn)制加法運(yùn)算時(shí)，一般來說兩個(gè)加數(shù)都不會是一位，而是多位的。 表 一位全加器的真值表 說明 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 0+0+0=00 0+0+1=01 0+1+0=01 0+1+1=10 1+0+0=01 1+0+1=10 1+1+0=10 1+1+1=11 其中 ， 為兩個(gè)一位的加數(shù)， 為來自低位的進(jìn)位， 為和， 為向高位的進(jìn)位。其邏輯符號如圖 (a)所示，邏輯電路圖如圖 (b)所示。圖 為它的一般符號。一個(gè) n 位的串行進(jìn)位加法器要求 n 個(gè)全加器串聯(lián)起來，其中進(jìn)位輸出位 用來作為下