課程設計---多路搶答器設計-展示頁
2025-06-16 16:07本頁面
【正文】 效 ) 15 片優(yōu)先編碼輸出端即寬展端 (低電平有效 ) 14 選通輸出端，即使能輸出端 （芯片管腳說明） （真值表） 編碼器 74LS148 各個引腳之間可同時輸入，但是它會自動地根據(jù)各引腳之間的優(yōu)先級別進行編譯，保證了搶答工作的有序進行。 74LS148 為 8 線－ 3 線 優(yōu)先編碼器 ，共有 54/74148 和 54/74LS148 兩種線路結構型式， 將 8 條數(shù)據(jù)線（ 0－ 7）進選手搶答電路 編碼、鎖存電路 邏輯控制電路 譯碼顯示電路 序號顯示電路 主持人復位清零電路 行 3 線 (421)二進制（ 八進制 ）優(yōu)先編碼，即對最高位數(shù)據(jù)線進行 譯碼 。 設計方案的流程圖： 三、設計過程中的主要器件： 整個設計過程的主要芯片是加法計數(shù)器 74LS160、優(yōu)先編碼器 7 4LS14鎖存器 74LS27譯碼器 74LS138 以及數(shù)碼管等器件 。 當選手搶答完成后，主持人端按下服務開關，搶答計數(shù)器的～ CLK 端置低電平，答計數(shù)器清零，同時 ENP、 ENT 端被置高電平，計數(shù)器處于可計數(shù)狀態(tài)，與此同時，由于復位開關的影響，編碼器的輸出為高電平，鎖存器 的輸出為低電平，經(jīng)過門電路的影響，“選手搶答顯示燈”被置高電平，再次被點亮；“選手顯示燈”被置低電平，熄滅，同時蜂鳴器和發(fā)光二極管也從高電位轉換到低電位，停止工作。 當某位選手搶答成功時，編碼器的輸出端的某引腳為低電平，經(jīng)過各個門電路的影響，鎖存器的時鐘信號 CLK 端為上升沿，此選手的“信息”被鎖存，此時“選手序號顯示器”顯示該選手的序號，此時鎖存器的輸出端信號經(jīng)過門電路“反饋”到時鐘信號 CLK 端，使得 CLK 保持低電平，而編碼器的 EO端為高電平，經(jīng)由門電路，反饋到 EI端， EI 端被置高電位，使其他的選手出去搶答禁止狀態(tài)；而此時經(jīng)由門電路輸出的低電 平使得“搶答顯示燈”的電平實現(xiàn)了“高 —— 低”的轉換，而計數(shù)器的 ENP、 ENT 端也被置為低電平，計數(shù)停止；鎖存器輸出端經(jīng)過譯碼器 74LS138 的譯碼，使得對應的“選手顯示燈”、蜂鳴器以及發(fā)光二極管被置于高電平。 二、設計方案的原理及流程框圖： 設計方案的原理： 該電路主要的芯片 ：編碼器 74LS148，譯碼器 74LS138，鎖存器 74LS273。 (5)、至少 4路信號搶答設計。 (4)、在電路中設計一個計時功能電路，要求計時電路按秒顯示，最多時限為 1 分鐘，當時間顯示一旦到達 59 秒，下一秒系統(tǒng)自動取消搶答權，信號被自動清除，搶答重新開始。 (2)、當主持人宣布“搶答開始”后，先按鍵者相應的發(fā)光二極管點亮； (3)、有人按鍵被響應的同時，應有信號發(fā)出去鎖住其余幾個搶答者的電路，不再接收 其它信號，直到主持人再次清除信號為止。 課 程 設 計 報 告 學生姓名 : 李宗博 學 號： 202130
畢業(yè)設計相關推薦
鄂ICP備17016276號-1