【正文】 用以空前規(guī)模和速度滲透到各行各業(yè)。 EDA技術(shù)將成為電子設(shè)計領(lǐng)域中的極其重要的組成部分。此外，從應(yīng)用的廣度和深度來說，由于電子信息領(lǐng)域的全面數(shù)字化，基于 EDA的數(shù)字系統(tǒng)的設(shè)計具有更大的應(yīng)用市場和更緊迫的需求性。 電子設(shè)計自動化 (EDA)發(fā)展概述 EDA的發(fā)展歷史 [2] 電子設(shè)計自動化 (EDA)是一種實現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動化設(shè)計的技術(shù)，它與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)，吸收了計算機(jī)科學(xué)領(lǐng)域的大多數(shù)最 新研究成果，以高性能的計算機(jī)作為工作平臺，是 20世紀(jì) 90年代初從 CAD(計算機(jī)輔助設(shè)計 ),CAM(計算機(jī)輔助制造 )、 CAT(計算機(jī)輔助測試 )和 CAE(計算機(jī)輔助工程 )的概念發(fā)展而來的。而集成電路 (IC)技術(shù)在微電子領(lǐng)域占有重要的地位。通過波形仿真、下載芯片的測試，完成了抄表器的功能。本課題以 Altera公司的 FLEXIOK系列產(chǎn)品為載體，在 MAX+PLUSII開發(fā)環(huán)境下采用 VHDL語言，設(shè)計并實現(xiàn)了水表抄表器。 EDA的一個重要特征就是使用硬件描述語言 (HDL)來完成設(shè)計文件。 符合系統(tǒng)芯片 (SOC, System On Chip)的發(fā)展要求。與以往的抄表器相比，用 FPGA實現(xiàn)的抄表器有如下特點 : 集成度高。 三、 課題預(yù)期達(dá)到的效果： FPGA是新型的可編程邏輯器件，能夠?qū)⒋罅康倪壿嫻?能集成于一個單個器件中，它所提供的門數(shù)從幾百門到上百萬門，可以滿足不同的需要。 與指導(dǎo)老師溝通。 67周 論文中后期撰寫，完成論文初稿；進(jìn)行系統(tǒng)的實驗與仿真，并與指導(dǎo)老師溝通。與指導(dǎo)老師溝通。但是如果做成 ASIC，大規(guī)模生產(chǎn)，其優(yōu)勢是很明顯的。同時易于做成產(chǎn)品，大規(guī)模生產(chǎn)，迅速占領(lǐng)市場，是 EDA發(fā)展的趨勢。 1 龍巖學(xué)院 畢業(yè)論文（設(shè)計） 題目： 基于 VHDL語言的 水表抄表器的設(shè)計 專業(yè)： 電子信息工程 2 龍巖學(xué)院本（專）科畢業(yè)論文 (設(shè)計 )開題報告 學(xué)院：物理與機(jī)電工程 專業(yè)：電子信息工程 課題名稱 基于 VHDL語言的水表抄表器的設(shè)計 姓名 學(xué)號 指導(dǎo)教師 職稱學(xué)歷 一、 開展本課題的意義 及工作內(nèi)容： 本課題的研究意義： 利用 VHDL語言，通過對 CPLD或 FPGA編程，生成控制電路，顯示電路，存儲電路，使它們完全集成在一片 CPLD或 FPGA上。這種設(shè)計方法使整個系統(tǒng)更加小型化，大大縮小了體積，易于管理和屏蔽。但現(xiàn)在 CPLD或 FPGA價格相對單片機(jī)來說偏高，而且現(xiàn)階段應(yīng)用并不是很廣泛。 工作內(nèi)容： 水表抄表器的方案設(shè)計 水表抄表器程序的模塊化處理 水表抄表器的語言設(shè)計 VHDL語言的綜合、仿真 二、 課題工作的總體安排及進(jìn)度： 13周 開題報告， 資料初步搜集 。 45周 方案可行性論證，論文初期撰寫，同時與指導(dǎo)老師溝通。 8周 系統(tǒng)調(diào)試， 完成畢業(yè)設(shè)計和論文修改。 9周 論文定稿 并上交畢業(yè)論文終稿 ，及答辯。因此用 FPGA來實現(xiàn)抄表器從根本上解決了單片機(jī)的先天性限制問題。 易于升級、換代，靈活適用于各種場合。 四、 指導(dǎo)教師意見： 簽名： 年 月 日 不 夠填寫可 續(xù)頁 3 基于 VHDL語言的水表抄表器的設(shè)計 【 摘 要 】 伴隨著集成電路 (IC)技術(shù)的發(fā)展，電子設(shè)計自動化 (EDA)逐漸成為重要的設(shè)計手段，已經(jīng)廣泛應(yīng)用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域。誕生于 1982年的 VHDL語言是 IEEE確認(rèn)的標(biāo)準(zhǔn)硬件描述語言，在電子設(shè)計領(lǐng)域受到了廣泛的接受。設(shè)計采用 VHDL的結(jié)構(gòu)描述 風(fēng)格，依據(jù)功能將系統(tǒng)分為四個模塊，控制模塊、計數(shù)模塊、存儲模塊和顯示模塊，每個底層模塊采用 RTL (Registers TransferLanguage)級描述，整體生成采用 MAX+PLUSII的圖形輸入法。 【 關(guān)鍵詞 】 :VHDL, CPLD/FPGA, MAX十 PLUSH，水表抄表器 【 ABSTRACT】 The Electronic Design Automation (EDA) technology has bee an importantdesign method of analog and digital circuit system as the integrated circuitgrowing. One important characteristic of the EDA is one of the standarddescription languages validated by IEEE, which was firstly introduced in it was widely used by electronic designer now. Based on the series productsof FLEXIOK developed by Altera Company, the projected design and plete systemof the reading instrument of water meter with VHDL language under the MAX+ style of construction of VHDL language is adopted in the design. Accordingto the function the system is separated into four modules, the control module,the counter module, the memory module and the display module. Each bottom moduleis described by RTL (Register Transfer Language) and whole module is pletedby the graphic input method of MAX+PLUS. The function of system is realizedthrough emulating the key waves and testing a chip. 【 Key Words】 :VHDL, CPLD/ FPGA, MAX+PLUSII, the reading instrument of water meter 目 錄 1. 緒論 ?????????????????????????????????? (1) 4 電子設(shè)計自動化 (EDA)發(fā)展概述 ?????????????????????? (1) EDA的 FPGA/CPLD開發(fā) ????????????????????????? (1) 硬件描述語言 (VHDL)??????????????????????????? (2) 水表抄表器的發(fā)展現(xiàn)狀及本課題的研究意義 ????????????????? (2) 2. 水表抄表器的方案設(shè)計 ???????????????????? ????? (3) 水表抄表器的幾種方案比較 ???????????????????????? (3) 用 FPGA實 現(xiàn)水表抄表器 ????????????????????????? (4) 水表抄表器的 VHDL設(shè)計 ?????????????????????????? (4) 3. 水表抄表器程序的模塊化處理 ???????????????????? ? (5) 控制模塊 ???????????????????????????????? (6) 模塊輸入、輸出 ???????????????????????? (6) 模塊流程 ??????????????????????????? (6) ???????????????????????????????? (7) 模塊輸入、輸出 ???????????????????????? (8) 模塊流程 ??????????????????????????? (8) 存儲模塊 ???????????????????????????????? (9) 模塊輸入、輸出 ???????????????????????? (9) 模塊流程 ??????????????????????????? (9) 顯示模塊 ???????????????????????????????? (11) 模塊輸入、輸出 ???????????????????????? (11) 模塊流程 ??????????????????????????? (11) 抄表器模塊構(gòu)成 ????????????????????????????? (12) 抄表器的輸入、輸出 ?????????????????????? (12) 抄表器系統(tǒng)說明 ????????????? ?????????????? (12) 4. 水表抄表器的語言設(shè)計 ???????????????????? ????? (13) VHDL語言的描述方式 ?????????????????????????? (13) 控制模塊 的 VHDL設(shè)計?????????????????????????? (14) 計數(shù)模塊 的 VHDL設(shè)計?????????????????????????? (14) 存儲模塊 的 VHDL設(shè)計??????????? ??????????????? (15) 顯示模塊 的 VHDL設(shè)計 ?????????????????????????? (16) 整體設(shè)計模塊的 VHDL描述 ??????????????????????? (16) 5. VHDL 語言的綜合、仿真 ???????????????????? ????? (17) 綜合 ?????????????????????????????????? (17) VHDL描述波形仿真 ???? ?????????????????????? (17) 控制模塊仿真 ???????????????????????????? (17) 計數(shù)模塊仿真 ???????????????????????????? (18) 顯示模塊仿真 ???????????????????????????? (18) 結(jié)論 ???????????????????? ????????????????? (18) 致 謝 ???????????????????? ????????????????? (18) 參考文獻(xiàn) ……… ???????????????????? ??????????? (19) 附錄 1. 緒 論 5 21世紀(jì)人類將全面進(jìn)入信息化社會，對微電子信息技術(shù)和微電子基礎(chǔ)技術(shù)將不斷提出更高的發(fā)展要求，微電子技 術(shù)仍將繼續(xù)是 21世紀(jì)若干年代中最為重要的和最有活力的高科技領(lǐng)域之一。伴隨著 IC技術(shù)的發(fā)展，電子設(shè)計自動化 (Electronic Design Automation, EDA)已經(jīng)逐漸成為重要設(shè)計手段，其廣泛應(yīng)用于模擬與數(shù)字電路系統(tǒng)等重要領(lǐng)域。設(shè)計者的工作僅限于利用軟件的方式來完成系統(tǒng)硬件功能的描述，在 EDA 工具的幫助下和應(yīng)用相應(yīng)的 FPGA/CPLD器件，就可以得到最后的設(shè)計結(jié)果。 EDA的應(yīng)用 隨著大規(guī)模集成電路技術(shù)和計算機(jī)技術(shù)的 不斷發(fā)展，在涉及工業(yè)自動化、計算機(jī)應(yīng)用、儀器儀表等領(lǐng)域的電子系統(tǒng)設(shè)計工作中， EDA技術(shù)的含量正以驚人的速度上升，電子類的高新技術(shù)項目的開發(fā)也日益依賴于 EDA技術(shù)的應(yīng)用。電子設(shè)計專家認(rèn)為，單片機(jī)時代已經(jīng)結(jié)束，未來將是 EDA的時代。各行業(yè)對自己專用集成電路 (ASIC)的設(shè)計要求日趨迫切，可編程器件的廣泛應(yīng)用，為各行業(yè)的電子系統(tǒng)設(shè)計工程師自行開發(fā)本行業(yè)專用的 ASIC提供了技術(shù)和物質(zhì)條件。 FPGA/CPLD簡介 FPGA/CPLD都是高密度現(xiàn)場可編程邏輯芯片，都能夠?qū)⒋罅康倪壿嫻δ芗捎谝粋€單片集成電路中，其集成度已發(fā)展到現(xiàn)在的幾百萬門。 用 FPGA/CPLD進(jìn)行開發(fā)的優(yōu)缺點 優(yōu)點： 編程方式簡便、先進(jìn)。 高可靠性。功能強(qiáng)大，應(yīng)用廣闊。這體現(xiàn)在以下幾點 : FPGA/CPLD設(shè)計軟件一般需要對電路進(jìn)行邏輯綜合優(yōu)